[发明专利]显示装置以及栅极驱动电路和驱动单元

权利要求书

1.一种栅极驱动单元，其特征在于，包括：

信号保持电路，用于在其第一时钟信号输入端接收到第一时钟信号的高电平期间，根据其触发信号输入端输入的高电平的触发信号，在其输出端输出高电平；

第一级输出电路，其触发信号输入端与所述信号保持电路的输出端相连，用于在其第二时钟信号输入端接收到第二时钟信号的高电平期间，根据所述信号保持电路输出端的高电平，在其输出端输出高电平的第一级驱动信号，所述第一级驱动信号用于驱动一行像素；

第二级输出电路，其触发信号输入端与第一级输出电路的输出端相连，用于在其第三时钟信号输入端接收到第三时钟信号的高电平期间，根据第一级输出电路输出端在第二时钟信号的高电平期间输出的高电平的第一级驱动信号，在其输出端输出高电平的第二级驱动信号，所述第二级驱动信号用于驱动另一行像素；

其中，第一时钟信号与触发信号的高电平同时到达，第二时钟信号的高电平在第一时钟信号的高电平结束时到达，第三时钟信号的高电平在第二时钟信号的高电平结束时到达，第一时钟信号的高电平在第三时钟信号的高电平结束后再次到达。

2.根据权利要求1所述的栅极驱动单元，其特征在于，

所述信号保持电路、第一级输出电路、第二级输出电路分别还包括一个复位信号输入端，以及所述信号保持电路、第一级输出电路、第二级输出电路分别还用于在各自复位信号输入端接收到复位信号时，将输出复位为低电平。

3.根据权利要求2所述的栅极驱动单元，其特征在于，

所述信号保持电路的复位信号输入端具体接入第一复位信号，所述信号保持电路根据第一复位信号进行输出端复位；以及所述信号保持电路具体包括：高电平保持子电路和电平拉低子电路；所述高电平保持子电路用于在第一时钟信号的高电平期间，根据输入的高电平的触发信号，在所述信号保持电路的输出端输出高电平；所述电平拉低子电路用于在第一复位信号的高电平到达时，将所述信号保持电路输出端的电平复位为低电平；

其中，所述电平拉低子电路具体包括：晶体管T10、T11、T12、T13；其中，T10的栅极、T11的栅极、T12的源极以及T13的漏极连接于QB点；T10的漏极以及T13的栅极连接于Q点；T10的源极与T11的漏极均连接于T3的漏极；T11的源极连接于VGL信号；T12的漏极连接于参考高电压VGH信号；T12的栅极连接于所述信号保持电路的复位信号输入端；其中，所述Q点为所述信号保持电路的输出端；

第一级输出电路的复位信号输入端具体接入所述信号保持电路的QB点，并由第一复位信号控制第一级输出电路的输出端复位；

第二级输出电路的复位信号输入端接入第二复位信号，所述第二复位信号具体为第一时钟信号。

4.根据权利要求3所述的栅极驱动单元，其特征在于，

所述电平拉低子电路具体用于在第一时钟信号的高电平期间，切断所述高电平保持子电路与参考低电压VGL之间的连接；在第一复位信号的高电平到达时，接通所述高电平保持子电路与VGL之间的连接，以将所述信号保持电路输出端的电平复位为低电平；其中，所述第一复位信号在第二时钟信号的高电平结束后到达。

5.根据权利要求4所述的栅极驱动单元，其特征在于，所述高电平保持子电路具体包括：晶体管T1、T2、T3；

其中，T1的漏极连接于作为所述栅极驱动单元的触发信号输入端的所述信号保持电路的触发信号输入端，T1与T2的栅极均连接于第一时钟信号输入端，T1的源极与T2的漏极以及T3的漏极相连接，T3的源极连接于第二时钟信号输入端，T3的栅极与T2的源极相连接的Q点作为所述信号保持电路的输出端；

所述电平拉低子电路具体用于在第一时钟信号的高电平期间，切断所述Q点与VGL之间的连接；在第二时钟信号的高电平结束后，接通所述Q点与VGL之间的连接，拉低所述Q点的电平。