[发明专利]一种半导体器件及其制造方法和电子装置

说明书

本发明提供一种半导体器件及其制造方法和电子装置，所述方法包括：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；去除所述图案化的掩膜层。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法和电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。

随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

对于后高k工艺，通常先形成栅极介电层，再在栅极介电层上形成伪栅极材料层多晶硅，再形成源漏极等之后，再通常将伪栅极材料层多晶硅全部去除，以露出形成在核心区和输入输出区内的全部栅极介电层，而由于在核心区和输入输出区对于栅极介电层的要求不同，因此需要将核心区的栅极介电层(例如氧化物)去除，而保留输入输出区的栅极介电层，常规做法是先在输入输出区内的栅极介电层上形成图案化的光刻胶层，以阻挡对输入输出区的栅极介电层的蚀刻，暴露核心区器件，再利用刻蚀工艺去除核心区内的厚的栅极介电层(例如栅极氧化层)，然后将光刻胶去除，再在核心区热氧化形成栅极介电层。

但是在光刻胶去除过程中，如果使用灰化的方法和/或湿法去除的方法去除光刻胶层，则灰化的方法将会对IO区预定保留的栅极介电层造成等离子损伤，而如果使用湿法方法去除光刻胶，通常使用SPM溶液，SPM溶液很容易导致栅极介电层上的氮氧化物的过蚀刻，导致栅极介电层的大量损失，使的IO区的栅极介电层厚度的均一性难以控制，进而对器件的可靠性和栅极漏电流造成负面影响。

因此，为了解决上述技术问题，本发明提供一种半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供一种半导体器件的制造方法，所述方法包括：

提供半导体衬底，所述半导体衬底包括核心区和输入输出区，在所述核心区的所述半导体衬底上设置有第一鳍片，在所述输入输出区的所述半导体衬底上设置有第二鳍片；

在所述第一鳍片和所述第二鳍片露出的表面上形成第一厚度的栅极介电层；

形成横跨所述第一鳍片和所述第二鳍片的伪栅极材料层；

形成图案化的掩膜层，以覆盖所述输入输出区内的所述伪栅极材料层；

以所述图案化的掩膜层为掩膜，蚀刻去除所述核心区内的所述伪栅极材料层，保留所述伪栅极材料层位于所述输入输出区内的部分；

去除所述图案化的掩膜层。