[发明专利]一种消除闪存编程干扰的电路

权利要求书

1.一种消除闪存编程干扰的电路，包括：

电荷泵，用于产生驱动位线所需的电压；

降压电路，用于将该电荷泵产生的高压转换为一较低电压的低压控制信号以控制开关电路；

第一延迟单元，用于将许可信号EN延迟时间T1后输出以控制电压选择电路进行电压选择；

第二延迟单元，用于将该第一延迟单元的输出延迟时间T2后输出；

电平位移器，用于将该第二延迟单元的输出进行电平转换得到一高压控制信号以控制该开关电路；

开关电路，用于在该降压电路输出的低压控制信号和该电平位移器输出的高压控制信号的控制下选择输出低压或高压；

电压选择电路，用于在该第一延迟单元的输出的控制下输出不同电压至V_inh端；

当选中该闪存的某一存储单元进行编程操作时，位线连接开关电路的输出V_SP2，电压选择电路的输出为电压V_inh，所述存储单元对应的隔离电路中的隔离管的第一、第二控制栅接地，字线控制栅接V_inh，以使所述隔离管的栅端电压低于源端电压。

2.如权利要求1所述的一种消除闪存编程干扰的电路，其特征在于：该开关电路包括一NMOS管与一PMOS管。

3.如权利要求2所述的一种消除闪存编程干扰的电路，其特征在于：该降压电路将该电荷泵产生的高压转换为一较低电压的低压控制信号以控制该开关电路的NMOS管的输出电压。

4.如权利要求3所述的一种消除闪存编程干扰的电路，其特征在于：该电平位移器将该第二延迟单元的输出进行电平转换得到一高压控制信号以控制该开关电路的PMOS管的输出电压。

5.如权利要求4所述的一种消除闪存编程干扰的电路，其特征在于：该电荷泵的一路输出连接至该降压电路，另一路输出电压V_SP1连接至该开关电路的NMOS管的漏极和PMOS管的源极及衬底，该降压电路的输出连接至该开关电路的NMOS管的栅极，该电平位移器的输出连接至该开关电路的PMOS管的栅极，该NMOS管的源极与PMOS管的漏极相连组成输出节点V_SP2。

6.如权利要求5所述的一种消除闪存编程干扰的电路，其特征在于：该NMOS管为低阈值NMOS管。

7.如权利要求5所述的一种消除闪存编程干扰的电路，其特征在于：该许可信号EN连接至该第一延迟单元的输入端，该第一延迟单元的输出连接至该第二延迟单元的输入端和该电压选择电路的控制端，该第二延迟单元的输出连接至该电平位移器的输入端。

8.如权利要求7所述的一种消除闪存编程干扰的电路，其特征在于：该电压V_SP1和V_inp连接至该电压选择电路的两个输入端。

9.如权利要求8所述的一种消除闪存编程干扰的电路，其特征在于：当选中该闪存的某一存储单元进行编程操作时，位线BL0连接该开关电路的输出V_SP2，当该许可信号EN为低时，该电平位移器输出高电平，该开关电路的PMOS管截止，该降压电路产生的低压控制信号控制低阈值NMOS管导通，位线BL0先接比较低的电位，其电压值受该低阈值MOS管M1的栅极电压控制，电压选择电路选择电压V_SP1输出至V_inh端口。

10.如权利要求9所述的一种消除闪存编程干扰的电路，其特征在于：该许可信号EN经过第一延迟单元延时T1后，其高电平控制电压选择电路选择V_inp输出至V_inh端口，经过T1延时的许可信号EN再经过第二延迟单元延时T2后连接至该电平位移器的输入端，电平位移器将经过两次延时的许可信号EN的高电平转换为低电平，该开关电路的PMOS管导通，该开关电路输出高电压V_SP1至V_SP2，即该位线BL0电压变为高电平V_SP1。