[发明专利]静态随机存取存储器、半导体器件及其制造方法

说明书

技术领域

本发明的实施例通常涉及一种静态随机存取存储器(SRAM)及其制造方法，更具体地涉及一种具有掩埋接触件的SRAM及其制造方法。

背景技术

当静态随机存取存储器(SRAM)通电时，通常用作数据存储。为满足便携式电子设备和高速计算的需要，期望将包含交叉耦合的反相器的更多数据存储单元集成到单个SRAM芯片中并降低其功耗，例如，通过尺寸更小、功耗更低的鳍式场效应晶体管(FinFET)来替代传统的晶体管。

发明内容

本发明的实施例提供了一种静态随机存取存储器(SRAM)单元，包括：第一上拉晶体管和第一下拉晶体管；第二上拉晶体管和第二下拉晶体管；第一传输门晶体管和第二传输门晶体管；第一掩埋接触件，电连接所述第一上拉晶体管的漏极区与所述第二上拉晶体管和所述第二下拉晶体管的栅电极，并包含在由第一栅极层的间隔件限定的区域中形成的第一金属层和形成在位于所述第一栅极层的间隔件下面的平面处的第一导电路径，其中，通过所述第一栅极层形成所述第二上拉晶体管和所述第二下拉晶体管的栅电极；第二掩埋接触件，电连接所述第二上拉晶体管的漏极区与所述第一上拉晶体管和所述第一下拉晶体管的栅电极，并包含在由第二栅极层的间隔件限定的区域中形成的第二金属层和形成在位于所述第二栅极层的间隔件下面的层级处的第二导电路径，其中，通过所述第二栅极层形成所述第一上拉晶体管和所述第一下拉晶体管的栅电极。

本发明的实施例还提供了一种半导体器件，包括：第一晶体管，所述第一晶体管的源极区、漏极区和沟道区由从衬底凸出的第一半导体鳍形成；第二晶体管，所述第二晶体管的源极区、漏极区和沟道区由从所述衬底凸出的第二半导体鳍形成；以及掩埋接触件，电连接所述第一晶体管的漏极区和所述第二晶体管的栅电极，并包含在由所述第二晶体管的栅电极的间隔件限定的区域中形成的金属层、和形成在位于所述间隔件下面的层级处的导电路径。

本发明的实施例还提供了一种制造半导体器件的方法，包括以下步骤：分别在第一半导体鳍和第二半导体鳍中形成第一晶体管和第二晶体管；以及形成掩埋接触件，所述掩埋接触件电连接所述第一晶体管的漏极区和所述第二晶体管的栅电极、并且包含在由所述第二晶体管的栅电极的间隔件限定的区域中形成的金属层和形成在位于所述间隔件下面的层级处的导电路径。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。

图1为根据本发明实施例的SRAM单元的示例性电路图。

图2为根据本发明的实施例的能用来实施SARM单元的鳍式场效应晶体管(FinFET)的透视图。

图3示出了根据本发明的示例性实施例示出的SRAM单元的简化布局。

图4为沿图3的线IV-IV'截取的示意性截面图。

图5A到5G为根据本发明的实施例的展示用于SRAM单元的掩埋接触件的制造方法的截面图。

图6A和6B为根据本发明的实施例的展示用于SRAM单元的掩埋接触件的另一制造方法的截面图。

图7A和7B为根据本发明的实施例的展示用于SRAM单元的掩埋接触件的另一制造方法的截面图。

图8A和8B、图9A和9B、以及图10A到10B为根据本发明的实施例的展示用于SRAM单元的掩埋接触件的多种制造方法的截面图。

具体实施方式

以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。

此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可同样地作相应地解释。