[发明专利]存储器结构及其制造方法

说明书

本发明公开了一种存储器结构及其制造方法，该存储器结构包括一衬底、多个叠层、多个存储层、多个通道层、和多个接垫层。叠层设置在衬底上。这些叠层通过多个第一沟道彼此分离。叠层包括交替配置的多个第一叠层和多个第二叠层。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。存储层部分地设置在第一沟道中，并以共形的方式延伸到叠层上。通道层以共形的方式设置在存储层上。接垫层至少在实质上位于第一叠层上方的多个位置设置在通道层上。

技术领域

本发明是关于一种半导体结构及其制造方法。本发明特别是关于一种存储器结构及其制造方法。

背景技术

为了减少体积、降低重量、增加功率密度、和改善可携带性等等理由，发展出了三维的(3-D)半导体结构。此外，半导体结构中的元件和空间持续地被缩减。这可能导致一些问题。例如，较小的用于连接件的着陆区，可能导致接触困难和配合不当(mismatch)，从而增加相关的电阻。因此，仍希望对于半导体结构及其制造方法有各种不同的改善。

发明内容

本发明是关于半导体结构及其制造方法，特别是关于存储器结构及其制造方法。

根据一些实施例，一种存储器结构包括一衬底、多个叠层、多个存储层、多个通道层、和多个接垫层。叠层设置在衬底上。这些叠层通过多个第一沟道彼此分离。叠层包括交替配置的多个第一叠层和多个第二叠层。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。存储层部分地设置在第一沟道中，并以共形的方式延伸到叠层上。通道层以共形的方式设置在存储层上。接垫层至少在实质上位于第一叠层上方的多个位置设置在通道层上。

根据一些实施例，一种存储器结构的制造方法包括下列步骤。首先，提供一初步结构。初步结构包括一衬底、多个叠层、一初始存储层、和一初始通道层。叠层形成在衬底上并通过多个第一沟道彼此分离。叠层的每一者包括交替叠层的多个导电条和多个绝缘条。初始存储层共形地形成在叠层和第一沟道上。初始通道层共形地形成在初始存储层上。接着，在初步结构上形成一牺牲材料。该牺牲材料包括位于叠层上方的多个部分。在牺牲材料上形成一覆盖层。在叠层上方形成多个第二沟道。这些第二沟道穿过覆盖层和牺牲材料。之后，通过以一接垫材料取代牺牲材料位于叠层上方的这些部分，在叠层上形成多个接垫层。

为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合所附附图，作详细说明如下：

附图说明

图1A～1B绘示根据实施例的一种存储器结构。

图2A～15B绘示根据实施例的一种存储器结构的制造方法。

【符号说明】

102：衬底

104：埋层

106：叠层

1061：第一叠层

1062：第二叠层

108：导电条

110：绝缘条

112：绝缘层

114：第一沟道

116：存储层

1181～1184：氧化物层

1201～1203：氮化物层

122：通道层

124：接垫层

126：第一连接件

128：第二连接件

130：第一上方导线

132：第二上方导线