[发明专利]一种三冗余1553B总线动态切换方法有效

专利信息
申请号: 201710245410.6 申请日: 2017-04-14
公开(公告)号: CN107347018B 公开(公告)日: 2019-12-20
发明(设计)人: 程亮;周如好;余薛浩;梁家诚;杨孔进;杜建峰;陈川 申请(专利权)人: 上海航天控制技术研究所
主分类号: H04L12/24 分类号: H04L12/24;H04L12/26;H04L12/40
代理公司: 11009 中国航天科技专利中心 代理人: 范晓毅
地址: 201109 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 冗余 1553 总线 动态 切换 方法
【权利要求书】:

1.一种三冗余1553B总线动态切换方法,其特征在于,所述方法包括如下步骤:

步骤一:建立三机冗余总线网络计算机系统架构;其中,三机冗余总线网络计算机系统架构包括第一冗余模块(10)、第二冗余模块(11)和第三冗余模块(12);第一冗余模块(10)包括第一CPU处理器(1)、第一逻辑处理与控制模块(2)和第一总线芯片(3),第二冗余模块(11)包括第二CPU处理器(4)、第二逻辑处理与控制模块(5)和第二总线芯片(6),第三冗余模块(12)包括第三CPU处理器(7)、第三逻辑处理与控制模块(8)和第三总线芯片(9),第一总线芯片(3)的A通道与总线A(13)相连接,第一总线芯片(3)的B通道与总线B(14)相连接,第二总线芯片(6)的A通道与总线A(13)相连接,第二总线芯片(6)的B通道与总线B(14)相连接,第三总线芯片(9)的A通道与总线A(13)相连接,第三总线芯片(9)的B通道与总线B(14)相连接;第一CPU处理器(1)分别与第一逻辑处理与控制模块(2)、第二逻辑处理与控制模块(5)和第三逻辑处理与控制模块(8)相连接;第二CPU处理器(4)分别与第一逻辑处理与控制模块(2)、第二逻辑处理与控制模块(5)和第三逻辑处理与控制模块(8)相连接;第三CPU处理器(7)分别与第一逻辑处理与控制模块(2)、第二逻辑处理与控制模块(5)和第三逻辑处理与控制模块(8)相连接;第一总线芯片(3)分别与第一CPU处理器(1)、第一逻辑处理与控制模块(2)相连接,第二总线芯片(6)分别与第二CPU处理器(4)、第二逻辑处理与控制模块(5)相连接,第三总线芯片(9)分别与第三CPU处理器(7)、第三逻辑处理与控制模块(8)相连接;

步骤二:基于步骤一建立的三机冗余总线网络计算机系统架构,设计冗余总线的配置方法,默认总线A(13)通信作为主总线,计算机系统上电状态默认第一冗余模块(10)为当班机,第一总线芯片(3)配置为BC模式,第二总线芯片(6)和第三总线芯片(9)均配置为MT模式;

步骤三:第一冗余模块(10)的第一CPU处理器(1)通过第一总线芯片(3)获取总线消息内容,其中,总线消息内容包括总线命令字、数据内容、状态字与块状态字信息,第一总线芯片(3)的A通道通过总线A(13)发送总线消息内容,第二总线芯片(6)和第三总线芯片(9)同步检测总线上总线消息命令字、数据内容、状态字与块状态字信息,然后第二冗余模块(11)的第二CPU处理器(4)通过第二总线芯片(6)获取总线消息内容,第三冗余模块(12)的第三CPU处理器(7)通过第三总线芯片(9)获取总线消息内容,第一冗余模块(10)、第二冗余模块(11)和第三冗余模块(12)根据状态字和块状态字信息的错误标识,表决当班机即第一冗余模块(10)是否为第一故障,当当班机即第一冗余模块(10)为第一故障时,当班机即第一冗余模块(10)的A通道切换至B通道,当B通道故障时切换回A通道;当当班机即第一冗余模块(10)的A通道和B通道连续一定时间通讯均异常时,则认为当班机即第一冗余模块(10)为第二故障;其中,所述一定时间为20ms;

步骤四:第二CPU处理器(4)与第三CPU处理器(7)发送总线复位指令,控制第二逻辑处理与控制模块(5)和第三逻辑处理与控制模块(8)执行第一总线芯片(3)的复位电平信号,复位电平信号输出至第一冗余模块(10)的第一CPU处理器(1)及第一总线芯片(3),第一冗余模块(10)重启后配置第一总线芯片(3)为MT模式,第二冗余模块(11)的第二总线芯片(6)配置为BC模式,第三冗余模块(12)的第三总线芯片(9)配置为MT模式,按照当班机切换原则重新组建一个BC模式和两个MT模式的三冗余总线模式。

2.根据权利要求1所述的三冗余1553B总线动态切换方法,其特征在于:在步骤一中,第一总线芯片(3)的A通道通过第一耦合变压器(31)与总线A(13)的第一耦合器(131)相连接,第一总线芯片(3)的B通道通过第二耦合变压器(32)与总线B(14)的第二耦合器(141)相连接,第二总线芯片(6)的A通道通过第三耦合变压器(61)与总线A(13)的第三耦合器(132)相连接,第二总线芯片(6)的B通道通过第四耦合变压器(62)与总线B(14)的第四耦合器(142)相连接,第三总线芯片(9)的A通道通过第五耦合变压器(91)与总线A(13)的第五耦合器(133)相连接,第三总线芯片(9)的B通道通过第六耦合变压器(92)与总线B(14)的第六耦合器(143)相连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海航天控制技术研究所,未经上海航天控制技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201710245410.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top