[发明专利]反相器模块、移位寄存器单元、阵列基板及显示装置

权利要求书

1.一种移位寄存器单元，包括输入端和输出端，其特征在于，还包括移位寄存器模块和反相器模块；其中，

所述移位寄存器模块具有输入端和输出端，所述反相器模块具有输入端、输出端和复位端，所述反相器模块的输入端连接所述移位寄存器模块的输出端；

所述反相器模块的输出端连接所述移位寄存器单元的输出端；

所述移位寄存器模块的输入端连接所述移位寄存器单元的输入端；

所述反相器模块包括：

分别连接所述输入端、第一节点和所述输出端的上拉子模块，用于在所述输入端处为低电平时将所述第一节点处和所述输出端处置为高电平电压线提供的高电平电压；

第一晶体管，所述第一晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述输出端，另一个连接第一低电平电压线；

第五晶体管，所述第五晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述输出端，另一个连接所述第一低电平电压线；

连接所述第一节点的下拉子模块，用于在由第一时钟信号线提供的第一时钟信号为低电平时，将所述第一节点处置为由第二低电平电压线提供的低电平电压；以及，

第一端连接所述第一节点的第一电容，所述第一电容的第二端连接第二时钟信号线；

其中，所述第二低电平电压线上的低电平电压低于所述第一低电平电压线上的低电平电压，所述第一低电平电压线上的低电平电压与所述第二低电平电压线上的低电平电压之间的差值大于或等于所述第一晶体管的阈值电压；所述第二时钟信号线用于加载第二时钟信号，所述第一时钟信号与所述第二时钟信号分别是正相时钟信号和反相时钟信号的一个；

所述移位寄存器模块包括第六晶体管、第七晶体管和第八晶体管；所述第六晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接第二节点，另一个连接所述移位寄存器模块的输入端；所述第七晶体管的栅极经过所述第八晶体管的源极和漏极连接所述第二节点，源极和漏极中的一个连接所述移位寄存器模块的输出端，另一个连接所述第二时钟信号线；所述第八晶体管的栅极连接所述第二低电平电压线。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉子模块包括第二晶体管，所述上拉子模块包括第三晶体管和第四晶体管；其中，

所述第二晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接所述第一节点，另一个连接所述第二低电平电压线；

所述第三晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述高电平电压线，另一个连接所述第一节点；

所述第四晶体管的栅极连接所述输入端，源极和漏极中的一个连接所述高电平电压线，另一个连接所述输出端；

所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管和所述第五晶体管均为P型晶体管。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器模块还包括：

第二电容，所述第二电容的第一端经过所述第八晶体管的源极和漏极连接所述第二节点，所述第二电容的第二端连接所述移位寄存器模块的输出端。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述移位寄存器模块还包括：

第九晶体管，所述第九晶体管的栅极连接所述第一时钟信号线，源极和漏极中的一个连接第三节点，另一个连接所述第二低电平电压线；

第十晶体管，所述第十晶体管栅极连接所述第二节点，源极和漏极中的一个连接所述第一时钟信号线，另一个连接所述第三节点；

第十一晶体管，所述第十一晶体管栅极连接所述第三节点，源极和漏极中的一个连接所述高电平电压线，另一个连接所述移位寄存器模块的输出端；

第三电容，所述第三电容的第一端连接所述第三节点，所述第三电容的第二端连接高电平电压线。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述移位寄存器模块还包括：

第十二晶体管，所述第十二晶体管栅极连接所述第三节点，源极和漏极中的一个连接高电平电压线，另一个连接第四节点；

第十三晶体管，所述第十三晶体管栅极连接所述第二时钟信号线，源极和漏极中的一个连接所述第四节点，另一个连接所述第二节点。