[发明专利]栅极驱动单元、驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动单元，其特征在于，包括栅极驱动信号输出端，还包括：

输入模块，分别与输入端和上拉节点连接，用于在输入阶段在所述输入端的控制下，控制所述上拉节点的电位为第一电平；

存储模块，分别与所述上拉节点和所述栅极驱动信号输出端连接；

复位模块，分别与复位时钟信号输入端、所述上拉节点和第二电平输入端连接，用于在复位阶段在所述复位时钟信号输入端的控制下控制所述上拉节点和所述第二电平输入端连接；

上拉节点控制模块，分别与下拉节点、所述上拉节点和所述第二电平输入端连接；

输出模块，分别与所述上拉节点、所述下拉节点、所述栅极驱动信号输出端、第一时钟信号输入端和所述第二电平输入端连接；以及，

下拉节点控制模块，分别与第二时钟信号输入端、第一电平输入端、所述上拉节点、所述下拉节点、下拉控制节点和第三电平输入端连接，用于在输入阶段在所述第二时钟信号输入端的控制下控制所述下拉控制节点与所述上拉节点连接，以使得所述下拉控制节点的电位为第一电平，在输出阶段控制维持所述下拉控制节点的电位为第一电平，当所述下拉控制节点的电位为第一电平时控制所述下拉节点与所述第三电平输入端连接，在复位阶段在所述第二时钟信号输入端的控制下控制所述下拉控制节点与所述上拉节点连接，以使得所述下拉控制节点的电位为第二电平，从而控制所述下拉节点与所述第一电平输入端连接。

2.如权利要求1所述的栅极驱动单元，其特征在于，所述下拉节点控制模块包括：

第一下拉节点控制晶体管，栅极与所述第二时钟信号输入端连接，第一极与所述上拉节点连接，第二极与所述下拉控制节点连接；

第二下拉节点控制晶体管，栅极和第一极都与所述第一电平输入端连接，第二极与所述下拉节点连接；以及，

第三下拉节点控制晶体管，栅极与所述下拉控制节点连接，第一极与所述下拉节点连接，第二极与所述第三电平输入端连接。

3.如权利要求2所述的栅极驱动单元，其特征在于，所述第三下拉节点控制晶体管的宽长比大于所述第一下拉节点控制晶体管的宽长比；

所述第三下拉节点控制晶体管的宽长比与所述第一下拉节点控制晶体管的宽长比之间的比值在预定比值范围内。

4.如权利要求1至3中任一权利要求所述的栅极驱动单元，其特征在于，所述栅极驱动信号输出端包括：

上拉晶体管，栅极与所述上拉节点连接，第一极与所述第一时钟信号输入端连接，第二极与所述栅极驱动信号输出端连接；以及，

下拉晶体管，栅极与所述下拉节点连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输入端连接；

当所述上拉晶体管和所述下拉晶体管都为n型晶体管时，所述第一电平为高电平，所述第二电平为第一低电平，所述第三电平为第二低电平；所述第二低电平小于所述第一低电平；

当所述上拉晶体管和所述下拉晶体管都为p型晶体管时，所述第一电平为低电平，所述第二电平为第一高电平，所述第三电平为第二高电平；所述第二高电平大于所述第一高电平。

5.如权利要求1至3中任一权利要求所述的栅极驱动单元，其特征在于，所述输入模块还与所述栅极驱动信号输出端和第二电平输入端连接，用于在输入阶段在所述输入端的控制下控制所述栅极驱动信号输出端与所述第二电平输入端连接。

6.如权利要求5所述的栅极驱动单元，其特征在于，所述输入模块包括：

输入晶体管，栅极与所述输入端连接，第一极与所述第二时钟信号输入端连接，第二极与所述上拉节点连接；以及，

输出起始晶体管，栅极与所述输入端连接，第一极与所述栅极驱动信号输出端连接，第二极与所述第二电平输入端连接。