[发明专利]多处理器系统及缓存共享方法

说明书

技术领域

本发明是关于一种多处理器(multi-processor)系统，更具体地，是关于一种支持缓存共享(cache sharing)的多处理器系统及有关的缓存共享方法。

背景技术

目前，由于计算效能需求的增长，多处理器系统已变得愈发流行。通常，多处理器系统中的每个处理器经常具有其专用缓存(cache)，以改善存储器存取的效率。缓存一致性互连(cache coherence interconnect)可以应用于多处理器系统，以管理在专用于不同处理器的这些缓存之间的缓存一致性。举例而言，典型的缓存一致性互连硬件可以向附接于(attached to)该硬件的缓存请求一些操作(actions)。例如，缓存一致性互连硬件可以从这些缓存中读取某些缓存行(cache line)，并可对这些缓存的某些缓存行解除分配(de-allocate)。对于运行在多处理器系统上的较低线程级并行(Thread-Level Parallelism,TLP)程序，有可能一些处理器及有关缓存无法利用。另外，通常的缓存一致性互连硬件无法将从一个缓存驱逐(evicted)出的干净/脏的(clean/dirty)缓存行数据储存至另一缓存。因此，需要一种新的缓存一致性互连设计，能够将从一个缓存驱逐出的干净/脏的缓存行数据储存至另一缓存，以改善多个缓存的使用以及多处理器系统的性能。

发明内容

有鉴于此，本发明提供至少一种多处理器系统及缓存共享方法。

根据本发明一实施例的多处理器系统包括多个处理器子系统及缓存一致性互连电路。该多个处理器子系统包含第一处理器子系统与第二处理器子系统。该第一处理器子系统包含至少一第一处理器及耦接于该至少一第一处理器的第一缓存，该第二处理器子系统包含至少一第二处理器及耦接于该至少一第二处理器的第二缓存。该缓存一致性互连电路耦接于该多个处理器子系统，用于从该第一缓存中的被驱逐缓存行(evicted cache line)获取缓存行数据，并将已获取的该缓存行数据传送至该第二缓存进行存储。

根据本发明一实施例的缓存共享方法，适用于多处理器系统，该缓存共享方法包含：向该多处理器系统提供多个处理器子系统，该多个处理器子系统包括第一处理器子系统和第二处理器子系统，其中该第一处理器子系统包含至少一第一处理器和耦接于该至少一第一处理器的第一缓存，以及该第二处理器子系统包含至少一第二处理器和耦接于该至少一第二处理器的第二缓存；从该第一缓存中的被驱逐缓存行中获取缓存行数据；以及将已获取的该缓存行数据传送至该第二缓存进行存储。

本发明所提供的多处理器系统及缓存共享方法，其优点之一在于能够改善多个缓存的使用效率，并提升多处理器系统的整体性能。

附图说明

图1为根据本发明一实施例的多处理器系统的示意图。

图2为根据本发明一实施例的使用共享的本地缓存的多处理器系统的示意图。

图3为根据本发明一实施例的多处理器系统的系统运作期间的共享缓存大小(例如，次级缓存的大小)的动态变化的示意图。

图4为根据本发明一实施例的缓存分配电路的示意图。

图5为根据本发明一实施例的多处理器系统所使用的时钟门控设计的示意图。

具体实施方式

在说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包含”及“包括”为一开放式的用语，故应解释成“包含但不限定于”。“大致”是指在可接受的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电性连接于该第二装置，或通过其它装置或连接手段间接地电性连接至该第二装置。“连接”一词在此包含任何直接及间接、有线及无线的连接手段。以下所述为实施本发明的较佳方式，目的在于说明本发明的精神而非用以限定本发明的保护范围，本发明的保护范围当视后附的权利要求所界定者为准。