[发明专利]一种NAND闪存设备的数据处理方法及装置

说明书

本发明实施例公开了一种NAND闪存设备的数据处理方法及装置，所述方法包括：接收到主机发送的数据写入请求命令时，判定待处理块数据在NAND闪存设备的待操作存储单元中对应的Page页；根据Page页的类型以及待处理块数据的数据特征，按照预设规则对所述待处理块数据进行求反运算，并在所述待操作存储单元对应Page页的元数据区进行数据处理方式的标识；对处理后的待处理块数据进行编码，并将编码后的编码数据写入所述待操作存储单元。本发明实施例提出的NAND闪存设备的数据处理方法及装置，能够有效地降低NAND闪存设备的数据错误发生概率，提升NAND闪存设备的总体性能。

技术领域

本发明涉及数据存储技术领域，尤其涉及一种NAND闪存设备的数据处理方法及装置。

背景技术

固态硬盘与传统机械硬盘相比，在存取速度上有了质的飞跃。而MLC NAND闪存设备，通过将MLC NAND闪存应用于固态硬盘，可以大大增加存储器的存储密度，降低存储成本。MLC NAND是指多层单元(Multi-Level Cell)的NAND闪存。NAND闪存的一个存储单元如果只存储一个比特数据，称为SLC(Single-Level Cell)的NAND闪存，如果能存储2个比特数据，称为多层单元(MLC)的NAND闪存，如果能存储3个比特数据，称为三层单元(TLC)的NAND闪存。但是，由于MLC NAND闪存设备的一个存储单元里存储多比特数据，数据出错的概率大大增加。尤其是随着工艺尺寸减少到20nm以下，在浮栅层存储的电荷数目减少，氧化层的厚度更小的情况下，保存在浮栅层的电荷更有可能逸出，从而导致数据保留错误发生的概率大大提高。

目前，现有技术中减少MLC NAND闪存设备数据错误的方法主要包括如下几种：

利用BCH/LDPC等纠错技术。它们是通用的数据纠错技术，不需要了解错误产生的原理和机制，可用于任合场景下的数据错误。该方法需要一些冗余位来对原始数据进行编码。如果闪存中的错误数量越多，需要的冗余位就越多，这些冗余位需要额外占据闪存的存储空间，因此用户能够存储的数据就变少了。在NAND闪存中主要有两种数据错误方式：一种是数据干扰错误，另一种是数据保留错误。在当今的工艺尺寸下，数据保留错误的概率远远大于数据干扰错误。因此，BCH/LDPC作为通用的数据纠错技术，它无法利用这种概率的差异性来减小错误的概率。

非对称编码技术。该技术通过更改输入的数据模式，降低阈值电压比较高的数据出现的概率，以此来降低数据保留错误。这种方法对数据保留错误有很好的效果，但对数据干扰错误无效，甚至可能会增加数据干扰错误。该方案针对每16比特数据就增加一个flag来标识这16比特是0的数目多还是1的数目多，这个flag也需要存储在NAND闪存中，因此这种编码的空间代价是6.25％。如果单独使用非对称编码，那这个空间代价对于固态硬盘来说，不是太大。但由于这种编码算法只针对数据保留错误，对干扰错误无效，因此必须同时使用通用的BCH/LDPC纠错技术，这样非对称编码算法6.3％的空间代价就是BCH/LDPC冗余码之外额外增加的代价，很难被接受。

因此，如何提供一种能够有效地降低NAND闪存设备的数据错误发生概率的数据处理方法是目前亟待解决的技术问题。

发明内容

鉴于上述问题，本发明提出了一种NAND闪存设备的数据处理方法及装置，能够有效地降低NAND闪存设备的数据错误发生概率，提升NAND闪存设备的总体性能。

本发明的一个方面，提供了一种NAND闪存设备的数据处理方法，所述方法包括:

接收到主机发送的数据写入请求命令时，判定待处理块数据在NAND闪存设备的待操作存储单元中对应的Page页；

根据Page页的类型以及待处理块数据的数据特征，按照预设规则对所述待处理块数据进行求反运算，并在所述待操作存储单元对应Page页的元数据区进行数据处理方式的标识；