[发明专利]一种电荷耦合功率MOSFET器件及其制造方法

说明书

本发明涉及一种电荷耦合功率MOSFET器件及其制造方法，包括有源区、栅极引出区和终端保护区；有源区和栅极引出区设有第一沟槽，终端保护区设有第二沟槽；第一沟槽内的第一导电多晶硅和第二导电多晶硅由第二绝缘氧化层隔离，第二导电多晶硅与第一沟槽内壁由第一绝缘氧化层隔离；第二沟槽内的第三导电多晶硅与第二沟槽内壁由第四绝缘氧化层隔离；导电多晶硅上方的绝缘介质层设置接触孔，第二接触孔填充金属与第一导电多晶硅欧姆接触，第三接触孔填充金属与第二导电多晶硅欧姆接触，第四接触孔填充金属与第三导电多晶硅欧姆接触；器件上方设有源极金属和栅极金属。本发明导通电阻低，栅漏电荷Qgd小，输入电容Ciss小，导通损耗低，开关损耗低，工艺更为简单。

技术领域

本发明涉及一种半导体器件及其制造方法，尤其是一种电荷耦合功率MOSFET器件及其制造方法，属于半导体器件技术领域。

背景技术

自20世纪九十年代以来，功率MOSFET最主要的研究方向就是不断减小其正向导通电阻（Ron）。如今，功率沟槽MOSFET器件已经适用于大多数功率应用电路中，且器件的特性不断接近硅材料的一维极限（表述了器件漂移区特征导通电阻和关断时击穿电压的理论关系）。RESURF技术（REduced SURface Field，降低表面电场）的提出，可令耐压为600V的功率沟槽MOSFET器件超过硅材料的一维极限。同样依据RESURF的工作原理，业界又提出分裂栅型沟槽（Split-Gate Trench）MOSFET器件结构，可在低、中压（20V~300V）范围内，打破硅材料的一维极限，拥有较低的正向导通电阻，器件性能优越。

公开号为102280487A的中国专利《一种新型沟槽结构的功率MOSFET器件及其制造方法》，公开了一种分裂栅型沟槽MOSFET器件结构及制造方法。其提出的功率MOSFET器件的特征导通电阻较普通功率MOSFET器件降低了约40%，导通电阻小，栅漏电荷小，器件特性得到大幅提升。但仍然存在不足，其工艺制程共需采用6层掩膜版，分别为沟槽刻蚀掩膜版、场氧刻蚀掩膜版、栅极导电多晶硅掩膜版、N+注入掩膜版、接触孔刻蚀掩膜版、金属层刻蚀掩膜版，其掩膜版层数偏多，工艺复杂，工艺成本高，影响市场竞争力。其栅极导电多晶硅的引出方式，如图1所示，首先在栅极导电多晶硅刻蚀工序，采用一层栅极导电多晶硅掩膜版进行选择性刻蚀，将栅极导电多晶硅引至硅平面上方，其栅极导电多晶硅在硅平面上方连成一片，随后将栅极接触孔打在硅平面上方成片的栅极导电多晶硅上，供栅极金属连接，如此可避免栅极接触孔直接打在硅平面下方宽度较窄的栅极多晶硅上，此方案比较适用于早期光刻机能力有限的情况。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种电荷耦合功率MOSFET器件及其制造方法，其导通电阻低，栅漏电荷Qgd小，输入电容Ciss小，导通损耗低，开关损耗低，工艺更为简单，成本更为低廉。

按照本发明提供的技术方案，所述电荷耦合功率MOSFET器件，在所述MOSFET器件俯视平面上，包括位于半导体基板的有源区、栅极引出区和终端保护区，所述终端保护区位于有源区和栅极引出区的外圈；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型外延层及位于所述第一导电类型外延层下方的第一导电类型衬底，所述第一导电类型衬底；其特征是：

在所述MOSFET器件俯视平面上，所述栅极引出区内包括若干规则排布且相互平行设置的第一沟槽，所述有源区内包括若干规则排布且相互平行设置的第一沟槽，所述终端保护区内包括若干规则排布且相互平行设置的第二沟槽；在所述MOSFET器件的截面上，所述第一沟槽和第二沟槽设置于第一导电类型外延层的上部，所述第一沟槽位于栅极引出区和有源区，所述第二沟槽位于终端保护区；