[发明专利]一种基于Arria10的FPGA异构加速卡

权利要求书

1.一种基于Arria10的FPGA异构加速板卡，其特征在于，包括FPGA芯片，与FPGA芯片连接的光口模块、内存通道模块、PCIE主机接口、配置模块、电源转换模块、时钟模块、LED指示模块、板上USB Blaster，与板上USB Blaster连接的Micro USB连接器；

电源转换模块还与光口模块、内存通道模块、PCIE主机接口连接，时钟模块还与板上USB Blaster通过JTAG调试接口连接。

2.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，光口模块包括至少两个光口，内存通道模块包括至少两个内存通道。

3.如权利要求2所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，内存通道模块采用支持DDR4 SDRAM SODIMM型号内存条的内存通道；内存通道模块的内存通道支持64bit或者72bit的数据宽度；64bit的数据宽度不带自纠码ECC，72bit的数据宽度带自纠码ECC；

光口模块采用SFP小型可插拔封装的光口，光口模块的光口为支持GE、10GE和25GE的以太网络接口。

4.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，时钟模块包括与FPGA芯片连接的PLL芯片、第二单端晶振、第一差分晶振、第二差分晶振，与PLL芯片连接的第一单端晶振、CPLD芯片；CPLD芯片还与板上USB Blaster通过JTAG调试接口连接。

5.如权利要求4所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，时钟模块的PLL芯片与CPLD芯片连接通过I²C接口；第一单端晶振与PLL芯片的连接为时钟信号，第二单端晶振与FPGA芯片的连接为时钟信号；第一差分晶振与FPGA芯片的连接和第二差分晶振与FPGA芯片的连接为一对差分时钟；PLL芯片与FPGA芯片的连接包括一对内存输入参考差分时钟和一对光口输入参考差分时钟。

6.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，电源转换模块包括与PCIE主机接口连接的第一转换单元、第二转换单元、第三转换单元，与第二转换单元连接的第四转换单元、第五转换单元、第六转换单元、第七转换单元；

第一转换单元、第四转换单元、第五转换单元、第六转换单元还分别与FPGA芯片连接，第二转换单元还与光口模块连接，第三转换单元还与内存通道模块连接，第六转换单元还与内存通道模块连接，第七转换单元还与内存通道模块连接。

7.如权利要求6所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，电源转换模块的第一转换单元、第二转换单元、第三转换单元的输入电压为12V，第一转换单元的输出电压为0.95V，输出电流大于30A，第二转换单元的输出电压为3.3V，第三转换单元的输出电压为0.6V，第四转换单元、第五转换单元、第六转换单元、第七转换单元的输入电压为3.3V,第四转换单元的输出电压为1.03V，第五转换单元的输出电压为1.8V，第六转换单元的输出电压为1.2V，第七转换单元的输出电压为2.5V。

8.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，PCIE主机接口为支持PCIE3.0×8的金手指，PCIE主机接口与FPGA芯片的连接包括数据信号和时钟信号。

9.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，配置模块支持串行或并行方式的配置FLASH，并行方式的配置FLASH采用NORFLASH芯片。

10.如权利要求1所述的一种基于Arria10的FPGA异构加速板卡，其特征在于，LED指示模块支持若干组LED灯，指示不同的工作状态。