[发明专利]拼接屏同步显示方法

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种拼接屏同步显示方法。

背景技术

拼接屏是一个完整的液晶拼接显示单元，既能单独作为显示器使用，又可以以液晶拼接成超大屏幕使用。根据不同使用需求，实现可变大也可变小的百变大屏功能：单屏分割显示、单屏单独显示、任意组合显示、全屏液晶拼接、竖屏显示，图像边框可选补偿或遮盖。

在现在的大屏拼接显示市场应用中，工作站中常配备一张或多张显卡，由于LED的墙体块分辨率是一定的，这样便有可能会造成每张显卡输出头的分辨率不尽相同，从而无法配置成为单一逻辑屏，这样就会造成显卡之间显示不同步的问题。

发明内容

本发明实施例提供的一种拼接屏同步显示方法，为了解决背景技术中存在的问题，本发明技术方案如下：

一种拼接屏同步显示方法，包括：

配置模数转换芯片输出格式为interlace VGA，按奇偶场输出；

配置主MCU接收端输入格式为 VGA；

在模数转换芯片VSYNC与主MCU VSYNC之间串入起合并奇场VSYNC、偶场VSYNC作用的芯片，所述芯片为单稳态触发器或D触发器加一个与门；

主MCU接收到整帧视频数据后对其进行交换；

主MCU将接收到的数据同步分配给各显示单元的显卡；

采用三色LED灯对液晶屏之间的缝隙进行填充；对选定的显卡的每个输出端口写入相同的EDID数据；

对显卡的每个输出端口按照拼接屏的显示单元和缝隙填充的三色LED灯进行编号；编码器为每帧数据打上时间戳；

将编号后的显卡输出的显示信号和三色LED灯通过纯硬件工作站进行单一逻辑屏的显示；

多个解码器之间通过同步线依次连接，将其中一个解码器作为主设备，其余的解码器作为从设备，主设备向从设备发送时钟信号和同步数据，从设备通过时钟信号同步自己的内部时钟；

多个解码器之间通过以太网消息交互同步当前处理帧的时间戳；解码器向编码器发送数据接收报告，所述编码器根据接收的报告调整发送速率；

编码器将每帧数据拆分成固定长度的分片，每帧分片由按递增序号进行标识；

解码器接收模块，收到分片报文以后，检查序号是否连续，统计丢包、乱序的报文数，以及帧超时个数；

解码器定时向编码器发送接收报告，报告中携带该路信号在该解码器接收过程中的接收包总数、丢包数、乱序报文数，以及帧超时个数；以及发送速率调整步骤：编码器根据接收到的解码器的报告调整向该解码器发送数据的速率。

本发明方法对选定的显卡的每个输出端口写入相同的EDID数据，对显卡的每个输出端口按照拼接屏的显示单元进行编号，解决显卡之间出现显示不同步的技术问题，将每个解码器中的显示模块的内部时钟同步，将每个解码器内部处理的帧进行同步，最终真正实现图像同步显示在屏幕上。

具体实施方式

一种拼接屏同步显示方法，包括：

配置模数转换芯片输出格式为interlace VGA，按奇偶场输出；

配置主MCU接收端输入格式为 VGA；

在模数转换芯片VSYNC与主MCU VSYNC之间串入起合并奇场VSYNC、偶场VSYNC作用的芯片，所述芯片为单稳态触发器或D触发器加一个与门；

主MCU接收到整帧视频数据后对其进行交换；

主MCU将接收到的数据同步分配给各显示单元的显卡；

采用三色LED灯对液晶屏之间的缝隙进行填充；对选定的显卡的每个输出端口写入相同的EDID数据；

对显卡的每个输出端口按照拼接屏的显示单元和缝隙填充的三色LED灯进行编号；编码器为每帧数据打上时间戳；

将编号后的显卡输出的显示信号和三色LED灯通过纯硬件工作站进行单一逻辑屏的显示；

多个解码器之间通过同步线依次连接，将其中一个解码器作为主设备，其余的解码器作为从设备，主设备向从设备发送时钟信号和同步数据，从设备通过时钟信号同步自己的内部时钟；

多个解码器之间通过以太网消息交互同步当前处理帧的时间戳；解码器向编码器发送数据接收报告，所述编码器根据接收的报告调整发送速率；

编码器将每帧数据拆分成固定长度的分片，每帧分片由按递增序号进行标识；

解码器接收模块，收到分片报文以后，检查序号是否连续，统计丢包、乱序的报文数，以及帧超时个数；