[发明专利]包含电和光学互连的半导体晶片接合有效
申请号: | 201710265039.X | 申请日: | 2012-05-04 |
公开(公告)号: | CN106935489B | 公开(公告)日: | 2021-03-12 |
发明(设计)人: | H.S.埃尔-霍罗里;庄奇理;K.亚达瓦利;范谦 | 申请(专利权)人: | 奥斯坦多科技公司 |
主分类号: | H01L21/18 | 分类号: | H01L21/18;H01L27/146 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 申屠伟进;陈岚 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包含 光学 互连 半导体 晶片 接合 | ||
1.一种用于将III-V半导体晶片接合到CMOS硅晶片的方法,包括:
在晶片上形成接合表面以通过以下方式在接合的晶片之间转移电信号:
分别在每个晶片的表面上形成介电中间接合层,在该表面内嵌入用于转移电信号的电互连;将一个晶片上的电互连与第二晶片上的电互连进行融合,并且将一个晶片上的介电中间接合层与第二晶片上的介电中间接合层进行融合,以接合晶片连同晶片之间的电互连。
2.根据权利要求1所述的方法,还包括在所述融合之前平面化两个晶片的介电中间接合层的表面。
3.根据权利要求1所述的方法,其中所述III-V半导体晶片形成在外延生长衬底上的至少一个外延层中,所述外延生长衬底被接合以充当主晶片。
4.根据权利要求1所述的方法,其中所述III-V半导体晶片是包含多个III-V材料层的光子晶片,所述多个III-V材料层沉积在外延生长衬底上,并被交叉刻蚀以刻划包括多个光子元件的阵列,并进一步被交叉刻蚀以刻划所述阵列的管芯边界。
5.根据权利要求4所述的方法,其中所述光子晶片的III-V材料外延层在两个正交方向上被交叉刻蚀穿过所述光子晶片以形成一直到其外延生长衬底的沟槽。
6.根据权利要求5所述的方法,其中用金属材料或介电材料再填充所述沟槽。
7.根据权利要求4所述的方法,其中所述交叉刻蚀在所述融合之前进行。
8.根据权利要求4所述的方法,其中在所述融合之后使用激光剥离工艺、外延剥离工艺或化学机械抛光剥离工艺来去除所述外延生长衬底。
9.根据权利要求1所述的方法,其中所述介电中间接合层被选择为具有所述两个晶片的热膨胀系数之间的热膨胀系数。
10.根据权利要求9所述的方法,其中所述介电中间接合层的厚度基本上等于所述晶片的表面之上的所述电互连的高度。
11.根据权利要求9所述的方法,其中控制所述平面化以稍微在所述介电中间接合层的平面化表面之下提供所述电互连的表面。
12.根据权利要求4所述的方法,其中每个光子元件具有10x10微米或更小的尺寸。
13.根据权利要求12所述的方法,其中每个光子元件具有多个电通孔。
14. 根据权利要求4所述的方法,其中每个光子元件具有多个电通孔,由此电通孔的密度是 106/cm2的倍数。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于奥斯坦多科技公司,未经奥斯坦多科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710265039.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造