[发明专利]基于连分数存储的集成电路测试数据压缩方法

说明书

本发明提出了一种基于连分数存储的集成电路测试数据压缩方法，可以实现测试数据的进一步压缩。其依次按位从测试数据包S中读取数据，根据相邻确定位向无关位填充0或1，以使所得游程的长度达到最大，并将测试数据包S转换为多个游程，然后依据相邻两个游程得到一组压缩编码并加入压缩数据包；所述的压缩编码依次由3部分组成：双游程代码、公约数代码、连分数代码；本发明还公开了对应的解码程序。

技术领域

本发明涉及集成电路测试技术，特别是对系统芯片(System-on-a-Chip, SoC)的外建自测试(Built-Out Self-Test, BOST)方法中测试数据压缩方法。

背景技术

在SoC设计中，越来越高的电路密度导致测试数据量急剧增加。更大的测试数据规模不仅要求更高的内存需求，而且还增加测试时间。ITRS 2013报告显示，SOC-CP-ConsumerSOC进行测试的最小测试数据量10年增加了近4倍，最低压缩比10年增加了近6倍。测试数据压缩技术通过减少测试数据量来解决这个问题，而不会影响系统的整体性能。

编码压缩技术采用比原始测试数据更短的代码字来存储测试数据，实现测试数据的压缩，是测试数据压缩技术中应用广泛的技术之一。该技术具有如下优点：采用的是无损压缩，不降低故障覆盖率；解压结构独立于被测电路，可以有效地保护IP核的知识产权；特别适用于不支持BIST的CUT，应用性更广泛。

按照编码原理，编码压缩技术可以分为游程编码和统计编码。游程编码按照测试数据中连续的0或1的个数进行编码，具有代表性的有EFDR码、变游程码(VRLC)、混合定变长码(MFVLC)、交替-连续长度码(ARLC)等；统计编码按照数据序列出现的频率进行编码，具有代表性的有统计码、选择Huffman编码、字典码等。

游程编码作为编码压缩技术中的一种优秀解决方案，具有压缩方法简单、解压结构硬件开销小的优点。其解压结构包含2个计数器，当游程长度较大时，对应解压结构中的计数器的硬件开销明显增大。

所述游程包括0游程和1游程两种类型，其中0游程是指一个由至少1位的连续的0及结尾的1个1组成的字符段，1游程是指一个由至少1位的连续的1及结尾的1个0组成的字符段，连续0或连续1的位数称为游程长度（以下记为L）。如7位的二进制数据流0011110，前3位001可以认为是一个0游程，游程长度L为2，第3位的1理解为该游程结束标志；后4位1110可以认为是一个1游程，游程长度L为3，第4位的0理解为该游程结束标志。

现有文献已经公开了连分数的相关定义：设{a_n}为复数列，称形如的分数为连分数，记为[a₀/a₁/a₂/ a₃/…]，项数可为有限或无限。当项数有限，首项a₀为整数，其余项a₁，a₂，a₃，…为正整数时，称为有限简单连分数。公式中的a₀， a₁，a₂，a₃，……称为部分商。

何雅.连分数及其基本性质[J].长江工程职业技术学院学报,2004,21(1):50-52.进一步对连分数进行了介绍，并给出了定理：有理数都可以表示为有限简单连分数。该有限简单连分数可以逆转为唯一的分数形式的有理数。

发明内容

本发明的目的在于克服现有技术的不足，提出一种基于连分数存储的集成电路测试数据压缩方法，可以实现测试数据的进一步压缩。

为解决上述技术问题，本发明的基于连分数存储的集成电路测试数据压缩方法，包括以下步骤：

a、采用自动测试模式生成工具ATPG，生成确定的完全测试集T，所述的完全测试集T由有限个固定宽度的测试向量组成，记录该测试向量的宽度；