[发明专利](0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法有效
申请号: | 201710268906.5 | 申请日: | 2017-04-21 |
公开(公告)号: | CN108735795B | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | 林文魁;曾春红;张宝顺;孙玉华;张璇 | 申请(专利权)人: | 苏州能屋电子科技有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/10;H01L29/66;H01L29/78 |
代理公司: | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人: | 王茹;王锋 |
地址: | 215000 江苏省苏州市工业*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 0001 外延 六方相 sic 晶圆 umosfet 器件 及其 制作方法 | ||
1.一种UMOSFET器件的制作方法,其特征在于包括:
于(0001)面外延的六方相SiC晶圆的外延层表面加工形成至少一多边形沟槽,并使构成所述多边形沟槽槽壁的至少一个面垂直于(0001)面碳化硅外延片表面;
至少选用氧化法和湿法腐蚀方式对构成所述多边形沟槽槽壁的多个面中的至少一个面进行晶面校正并使该至少一个面为六方相SiC晶体的晶面或晶面;
至少选用氧化法和湿法腐蚀方式对构成所述多边形沟槽槽壁的多个面中的至少一个面进行晶面校正并使该至少一个面与所述外延层表面的交线中有至少一条线与六方相SiC晶体的晶面或晶面平行;
在所述晶圆的外延层表面设置图形化的注入掩膜,并通过离子注入方式于所述外延层内形成P阱区、N+区和P+区,之后高温退火激活注入杂质;
至少于所述多边形沟槽的槽壁上形成栅氧化层;
于所述栅氧化层上形成图形化的高掺多晶硅栅极;
于所述栅极和所述外延层表面的至少局部区域上形成连续的钝化层;
在所述外延层上制作源极,并使源极从钝化层中露出;
在所述晶圆的衬底底面上制作漏极;
并且,所述UMOSFET器件包括:
(0001)面外延的六方相SiC晶圆,其外延层表面形成有至少一个多边形沟槽,并且构成所述多边形沟槽槽壁的多个面中的至少一个面与所述外延层表面的交线中有至少一条线与六方相SiC晶体的晶面或晶面平行,同时所述外延层还包含有P阱区、N+区和P+区,构成所述多边形沟槽槽壁的多个面中的至少一个面为六方相SiC晶体的晶面或晶面;
至少覆盖所述多边形沟槽槽壁的栅介质层、设置在所述栅介质层上的栅极以及与所述晶圆连接的源极、漏极。
2.如权利要求1所述的制作方法,其特征在于:所述多边形沟槽选自六边形沟槽和/或长方形沟槽。
3.如权利要求1所述的制作方法,其特征在于:所述晶圆还包括衬底,所述外延层形成在所述衬底上,所述源极设置在所述外延层上,所述漏极设置在所述衬底底面上。
4.如权利要求1所述的制作方法,其特征在于:所述源极环绕所述多边形沟槽的槽口设置。
5.如权利要求1所述的制作方法,其特征在于:所述栅介质层的材质为SiO2。
6.如权利要求1所述的制作方法,其特征在于:所述栅极上还设置有钝化层。
7.根据权利要求1所述的制作方法,其特征在于包括:
至少通过干法刻蚀方式在(0001)面外延的六方相SiC晶圆的外延层表面加工形成所述多边形沟槽。
8.根据权利要求1所述的制作方法,其特征在于包括:先对构成所述多边形沟槽槽壁的多个面中的至少一个面进行氧化处理,之后进行湿法腐蚀,从而完成所述的晶面校正。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州能屋电子科技有限公司,未经苏州能屋电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710268906.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类