[发明专利]一种CMOS SOI射频开关电路有效
| 申请号： | 201710271983.6 | 申请日： | 2017-04-24 |
| 公开（公告）号： | CN108736866B | 公开（公告）日： | 2021-12-28 |
| 发明（设计）人： | 朱雄辉;刘斌;周勇 | 申请（专利权）人： | 深圳市中兴微电子技术有限公司 |
| 主分类号： | H03K17/041 | 分类号： | H03K17/041;H03K17/687 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 11112 | 代理人： | 姜春咸;冯建基 |
| 地址： | 518055 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 cmos soi 射频 开关电路 | ||
1.一种CMOS SOI射频开关电路，其特征在于，包括：
主N型场效应管堆叠NFET Stack、辅助N型场效应管堆叠NFET Stack、P型场效应管堆叠PFET Stack、第一电容以及第二电容；所述主NFET Stack和所述辅助NFET Stack的栅极分别逐级与所述PFET Stack的漏源极连接；所述主NFET Stack一端连接辅助NFET Stack和第一电容，另一端接地；所述辅助NFET Stack一端连接主NFET Stack和第二电容，另一端接地；所述PFET Stack一端连接第二偏置电压，所述PFET Stack中各PFET管的漏源极与主NFET Stack和辅助NFET Stack的各NFET栅极逐级相连，为主NFET Stack和辅助NFET Stack提供栅极偏置电压；所述辅助NFET Stack的各NFET漏源极与PFET Stack的各PFET栅极逐级相连，为所述PFET Stack提供栅极偏置电压；
所述CMOS SOI射频开关电路的通断状态通过第一偏置电压和第二偏置电压控制。
2.根据权利要求1所述的CMOS SOI射频开关电路，其特征在于，
所述的主NFET Stack包括第一类级联NFET管、第一类电阻、第二类电阻和第三类电阻；
其中，所述第一类电阻一端接所述第一类级联NFET管的源极，另一端接所述第一类级联NFET管的漏极；所述第二类电阻一端接所述第一类级联NFET管的栅极，另一端接偏置电路；所述第三类电阻一端接所述第一类级联NFET管的体极，另一端连接着提供第一偏置电压和/或第二偏置电压的偏置电路。
3.根据权利要求1所述的CMOS SOI射频开关电路，其特征在于，
所述辅助NFET Stack包括第二类级联NFET管、第一类电阻、第二类电阻和第三类电阻；
其中，所述第一类电阻一端接所述第二类级联NFET管的源极，另一端接所述第二类级联NFET管的漏极；所述第二类电阻一端接所述第二类级联NFET管的栅极，另一端接偏置电路；所述第三类电阻一端接所述第二类级联NFET管的体极，另一端连接着提供第一偏置电压和/或第二偏置电压的偏置电路。
4.根据权利要求1所述的CMOS SOI射频开关电路，其特征在于，
所述PFET Stack包括第一类级联PFET管、第一类电阻、第二类电阻和第三类电阻；
其中，所述第一类电阻一端接所述第一类级联PFET管的源极，另一端接所述第一类级联PFET管的漏极；所述第二类电阻一端接所述第一类级联PFET管的栅极，另一端接偏置电路；所述第三类电阻一端接所述第一类级联PFET管的体极，另一端连接着提供第一偏置电压和/或第二偏置电压的偏置电路。
5.根据权利要求2、3或4所述的CMOS SOI射频开关电路，其特征在于，所述第一类电阻的大小为20KΩ。
6.根据权利要求2、3或4所述的CMOS SOI射频开关电路，其特征在于，所述第二类电阻和/或所述第三类电阻的大小为50至100KΩ。
7.根据权利要求2、3或4所述的CMOS SOI射频开关电路，其特征在于，所述第一偏置电压和第二偏置电压分别为高电平和低电平。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市中兴微电子技术有限公司，未经深圳市中兴微电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710271983.6/1.html，转载请声明来源钻瓜专利网。
