[发明专利]寄存器异常检测装置

说明书

本发明的寄存器异常检测装置能在不使用高处理能力的CPU的情况下提高异常检测的可靠性。在IC(2)中，在算出被写入寄存器(2A)的数据的CRC期待值后，反复算出CRC现状值，并将算出的CRC现状值更新存储至CRC现状值存储部(2E)。每算出一次CRC现状值，就判定一次CRC期待值与CRC现状值的一致/不一致，并将其判定结果写入至错误检测寄存器(2H)。CPU(1)定期地读出写入在错误检测寄存器(2H)中的判定结果以及存储在CRC现状值存储部(2E)中的CRC现状值，根据该读出的判定结果(第1判定结果)以及利用CRC现状值而获得的判定结果(第2判定结果)来检测写入寄存器(2A)中的数据的异常。

技术领域

本发明涉及一种检测寄存器中所写入的数据的异常的寄存器异常检测装置。

背景技术

一直以来，在使用微电脑来进行各种处理的电子电路中，会将从运算处理部(CPU(Central Processing Unit中央处理单元))送来的数据写入至IC(Integrated Circuit集成电路)内部的寄存器。在该使用微电脑的电子电路中，IC内部的寄存器中所写入的数据(寄存器值)有时会因噪声等因素而意外地改写。

因此，以往在CPU侧进行有下述(1)、(2)那样的处理。

(1)在动作中始终对寄存器值进行轮询，由此监视寄存器值是否发生了变化，在尽管未进行对寄存器的写入但寄存器值发生了变化的情况下，判断寄存器值(寄存器中所写入的数据)发生了异常，从而写入正确值。

(2)在寄存器初始设定后，以一定间隔持续写入与初始设定时相同的值。由此，即便寄存器值因噪声等的影响而发生了变化，寄存器值也会被正确值覆盖。

【现有技术文献】

【非专利文献】

【非专利文献1】“20μs稳定、250kSPS的24位Σ-ΔADC-Analog Devices”(20μsセトリング、250kSPSの24ビットΣ-ΔADC-Analog Devices)，〔2016年4月5日检索〕，网址＜URL：http://www.analog.com/media/jp/technical-documentation/data-sheets/AD7176-2_jp.pdf#search＝'20+％CE％BCs％E3％82％BB％E3％83％88％E3％83％AA％E3％83％B3％E3％82％B0％E3％80％81250+kSPS％E3％81％AE'＞

【非专利文献2】“8-Channel,Low“否”ise,Low Power,24-Bit,Sigma-Delta ADCwith PGA and Reference”，〔2016年4月5日检索〕，网址＜URL：http://www.analog.com/media/en/technical-documentation/data-sheets/AD7124-8.pdf#search＝'8Channel％2C+Low+“否”ise％2C+Low+Power％2C+24Bit％2C'＞

发明内容

【发明要解决的问题】

然而，要在CPU侧进行上述(1)、(2)那样的处理，必须选定高处理能力的CPU。此外，为了确认寄存器中所写入的数据的异常(寄存器异常)，从CPU到IC的访问会增加，由此导致耗电也增大。

再者，也有在IC侧而非CPU侧内置有下述(3)、(4)那样的结构的例子(例如，参考非专利文献1、2)。

(3)准备2个寄存器，将一寄存器作为动作设定用寄存器，将另一寄存器作为期待值存储用寄存器。与从CPU对动作设定用寄存器进行写入相同的值也被复制到期待值存储用寄存器。在尽管未发生从CPU到动作设定用寄存器的写入但动作设定用寄存器中所写入的值与期待值存储用寄存器中所写入的值不一样的情况下，使用错误检测寄存器对CPU通知寄存器异常。