[发明专利]用于在串行数据信号中对准和减少歪斜的技术

权利要求书

1.一种用于对准数据的对准器电路，所述对准器电路包括：

第一存储电路，其响应于第一控制信号和第二控制信号而将输入串行数据信号的值存储作为第一存储信号；

第二存储电路，其响应于所述第一控制信号和所述第二控制信号而将所述第一存储信号的值存储作为第二存储信号；

第一复用器电路，其在复用输入处接收所述第二存储信号，并且基于所述第一存储信号和所述第二存储信号来选择经选择的信号；以及

第三存储电路，其响应于所述第一控制信号而将所述经选择的信号的值存储作为对准的串行数据信号，

其中所述对准器电路将由所述输入串行数据信号指示的数据与所述第一控制信号对准，以生成所述对准的串行数据信号。

2.根据权利要求1所述的对准器电路，还包括：

控制电路，其按照训练模式，在所述输入串行数据信号中生成的脉冲期间，引起所述复用器电路选择所述第二存储信号中的、指示所述输入串行数据信号的预定值的其中一个第二存储信号作为所述经选择的信号。

3.根据权利要求2所述的对准器电路，其中所述控制电路确定所述第一存储信号和所述第二存储信号中具有相同逻辑状态的两个中间位，并且其中所述控制电路生成指示所述第二存储信号中具有所述两个中间位之一的一个第二存储信号的选择信号。

4.根据权利要求3所述的对准器电路，其中所述复用器电路选择所述第二存储信号中由所述选择信号指示的信号作为经选择的信号。

5.根据权利要求1所述的对准器电路，还包括：

计数器电路，其响应于时钟信号而生成计数信号；

第一比较器电路，其基于所述计数信号和第一参考信号来生成所述第一控制信号；以及

第二比较器电路，其基于所述计数信号和第二参考信号来生成所述第二控制信号，其中所述第一控制信号和所述第二控制信号是周期信号。

6.根据权利要求1所述的对准器电路，其中所述第一存储电路响应于所述第一控制信号、所述第二控制信号和第三控制信号而将所述输入串行数据信号的值存储作为所述第一存储信号的三个存储信号。

7.一种减少串行数据信号之间的歪斜的去歪斜电路，所述去歪斜电路包括：

第一移位寄存器电路，其将第一输入串行数据信号的值存储作为第一存储信号；

第二移位寄存器电路，其将第二输入串行数据信号的值存储作为第二存储信号；

检测器电路，其基于所述第一存储信号和基于所述第二存储信号来生成第一选择信号和第二选择信号；

第一复用器电路，其基于所述第一选择信号，来提供被存储于所述第一移位寄存器电路中的所述第一存储信号之一作为第一输出串行数据信号；以及

第二复用器电路，其基于所述第二选择信号，来提供被存储于所述第二移位寄存器电路中的所述第二存储信号之一作为第二输出串行数据信号，

其中所述去歪斜电路减少所述第一输入串行信号和所述第二输入串行信号之间的歪斜，以生成所述第一输出串行数据信号和所述第二输出串行数据信号。

8.根据权利要求7所述的去歪斜电路，其中所述检测器电路响应于所述第一输入串行数据信号和所述第二输入串行数据信号中的训练模式，基于所述第一存储信号和所述第二存储信号中的哪一个在预定义逻辑状态中，来生成所述第一选择信号和所述第二选择信号。

9.根据权利要求8所述的去歪斜电路，其中所述检测器电路生成用于所述第一选择信号的逻辑状态，所述第一选择信号引起所述第一复用器电路选择被存储在所述第一移位寄存器电路中的所述第一存储信号中具有所述预定义逻辑状态的一个第一存储信号，作为所述第一输出串行数据信号。

10.根据权利要求9所述的去歪斜电路，其中所述检测器电路生成用于所述第二选择信号的逻辑状态，所述第二选择信号引起所述第二复用器电路选择被存储在所述第二移位寄存器电路中的所述第二存储信号中具有所述预定义逻辑状态的一个第二存储信号，作为所述第二输出串行数据信号。

11.根据权利要求8所述的去歪斜电路，其中所述检测器电路在所述第一输入串行数据信号和所述第二输入串行数据信号中的数据传输期间，维持所述第一选择信号和所述第二选择信号的所述逻辑状态。