[发明专利]半导体器件结构及其制作方法、阵列基板和显示装置

说明书

本申请公开了一种半导体器件结构及其制作方法、阵列基板和显示装置。半导体器件结构包括设置在衬底基板上的至少一个第一晶体管和至少一个第二晶体管；第一晶体管包括第一栅极以及由多晶硅形成的第一源极、第一漏极和第一沟道区；第二晶体管包括第二栅极以及由氧化物半导体形成的第一区域、第二区域和第二沟道区，第一区域与第一源极和/或第一漏极电连接，第一区域到衬底基板的距离大于第二区域到衬底基板的距离。按照本申请的方案，通过将第二晶体管的有源层设置为在垂直衬底基板的方向上具有高度差，并利用该高度差形成沟道区，提高开态电流，并通过第一晶体管分压增强可靠性，从而实现高开态电流和低关态电流的半导体器件结构。

技术领域

本申请一般涉及显示技术领域，尤其涉及一种半导体器件结构及其制作方法、阵列基板和显示装置。

背景技术

随着技术的不断发展，大尺寸和高分辨率已经成为平板显示的发展趋势，而大尺寸和高分辨率的显示面板所需的薄膜晶体管(Thin Film Transistor，TFT)的迁移率也相应地提高。

低温多晶硅(Low Temperature Poly-Silicon，LTPS)TFT具有迁移率高(>100cm²V^-1s^-1)、驱动能力强(开态电流可大于5E-5A)等优点，但是，关态电流(或称漏电流)大(>1E-12A)却成为其发展的制约因素。

相比之下，铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)TFT可具有较好的迁移率(10～25cm²V^-1s^-1)和较好的关态电流(1E-14A)，但是相应地，其开态电流也较低(1E-5A，约为LTPS-TFT的五分之一)。并且，在现有的生产工艺中，沟道长度通常可做到例如3μm左右，受工艺条件和良率的制约，难以将沟道长度进一步缩小，也就是说现有工艺无法通过减小沟道长度来进一步提高开态电流。

因此，如何获得低关态电流和高开态电流的薄膜晶体管成为当前迫切需要解决的问题。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种半导体器件结构及其制作方法、阵列基板和显示装置，以期解决现有技术中存在的技术问题。

根据本申请的一个方面，提供了一种半导体器件结构，包括设置在衬底基板上的至少一个第一晶体管和至少一个第二晶体管；第一晶体管包括第一栅极和第一有源层，第一有源层包括第一源极、第一漏极以及在第一源极和第一漏极之间的第一沟道区；第二晶体管包括第二栅极和第二有源层，第二有源层包括第一区域、第二区域以及在第一区域和第二区域之间的第二沟道区，第一区域与第一源极和/或第一漏极彼此接触地电连接，第一区域到衬底基板的距离大于第二区域到衬底基板的距离；第一有源层为多晶硅层，第二有源层为氧化物半导体层。

在一些实施例中，半导体器件结构还包括金属电极块，金属电极块与第二区域彼此接触地电连接以形成第二晶体管的第二源极/第二漏极。

在一些实施例中，半导体器件结构还包括金属遮光区，金属遮光区与第一沟道区对应设置；其中，金属遮光区与金属电极块位于同一层。

在一些实施例中，通过离子掺杂使第二区域形成第二晶体管的第二源极/第二漏极。

在一些实施例中，氧化物半导体层包括铟镓锌氧化物。

在一些实施例中，第二栅极与第一栅极位于同一层。

在一些实施例中，半导体器件结构包括至少两个第一晶体管。

在一些实施例中，半导体器件结构包括至少两个第二晶体管。

在一些实施例中，第二沟道区在第一区域和第二区域之间的距离L≤600nm。