[发明专利]一种新型8TSRAM单元电路系统

权利要求书

1.一种新型8T SRAM单元电路系统，其特征在于，所述新型8T SRAM单元电路系统采用读数据的字线、写数据的字线各自分开，以及读数据的位线、写数据的位线各自分开的电路架构，并且在第二个反相器的输出端与第一个反相器的输入端之间插入一个自锁数据使能管来控制写入数据动作。

2.如权利要求1所述的新型8T SRAM单元电路系统，其特征在于，所述新型8T SRAM单元电路系统包括：

一个写输入传输管MNS，用于接收来自控制写入数据的字线信号WWL/WWLB，当需要写入数据时，WWL=1，MNS导通，这时将WBL的数据写入Q端；

一个数据自锁使能管MNL，用于接收来自控制写入数据的字线信号WWLB，当需要写入数据时，WWLB=0，MNL关闭，当WWLB=1时，MNL导通，将数据锁存住；

两个反相器，用与锁存数据；

两个串联的NMOS管，用于读取数据。

3.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于， 所述写输入传输管写输入传输管或为MPS；所述数据自锁使能管或MPL。

4.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于，所述两个反相器包括INV1、INV2； INV1为由MP1与MN1组成的反相器INV1，INV2由MP2与MN2组成反相器，INV1、INV2均用来锁存数据。

5.如权利要求2所述的新型8T SRAM单元电路系统，其特征在于，两个串联的NMOS管包括：

MN3：用于读取数据，栅极连接QB，如果QB为“1”MN3导通，如果QB为“0”，MN3关断；

MN4：用于读取数据，栅极连接读数据字线RWL，读取数据时，RWL=1，MN3导通，读取数据位线RBL将存储单元存储的信息送至灵敏放大器。