[发明专利]脉冲生成单元、阵列基板、显示装置、驱动电路和方法

权利要求书

1.一种栅极驱动电路，其特征在于，包括：

第一时钟信号端、第二时钟信号端、脉冲生成单元和级联的多级移位寄存器；

每级所述移位寄存器包括移位输入端、输出端、第一信号端、第二信号端和级联信号端；

奇数级所述移位寄存器的第一信号端连接于所述第一时钟信号端，奇数级所述移位寄存器的第二信号端连接于所述第二时钟信号端；

偶数级所述移位寄存器的第一信号端连接于所述第二时钟信号端，偶数级所述移位寄存器的第二信号端连接于所述第一时钟信号端；

除第一级和第n级移位寄存器外，每级所述移位寄存器的移位输入端连接于上一级所述移位寄存器的级联信号端，所述n为大于2的整数；

所述脉冲生成单元包括：

第一输入端、第二输入端、第三输入端和脉冲输出端；

复位模块，用于响应于所述第一输入端的低电平使所述脉冲输出端输出低电平，所述复位模块还用于响应于所述第二输入端的低电平和所述第三输入端的低电平使所述脉冲输出端输出低电平；

脉冲生成模块，用于响应于所述第一输入端的高电平、所述第二输入端的高电平和所述第三输入端的低电平使所述脉冲输出端输出高电平，所述脉冲生成模块还用于响应于所述第一输入端的高电平、所述第二输入端的低电平和所述第三输入端的高电平使所述脉冲输出端输出高电平；

所述第二输入端连接于第h级所述移位寄存器的级联信号端，所述h为小于n-1的正整数，所述第三输入端连接于第n-1级所述移位寄存器的级联信号端，所述脉冲输出端连接于第n级所述移位寄存器的移位输入端，当所述n为奇数时，所述第一输入端连接于所述第一时钟信号端，当所述n为偶数时，所述第一输入端连接于所述第二时钟信号端。

2.根据权利要求1所述的栅极驱动电路，其特征在于，

所述脉冲生成单元还包括高电平端、低电平端和第一反相器；

所述复位模块包括：

第一晶体管，其控制端连接于所述第一输入端，其第一端连接于高电平端，其第二端连接于第一节点；

第二晶体管，其控制端连接于所述第二输入端，其第一端连接于高电平端；

第三晶体管，其控制端连接于所述第三输入端，其第一端连接于所述第二晶体管的第二端，其第二端连接于所述第一节点；

所述脉冲生成模块包括：

第四晶体管，其控制端连接于所述第一输入端，其第一端连接于第二节点，其第二端连接于所述第一节点；

第五晶体管，其控制端连接于所述第二输入端，其第一端连接于低电平端，其第二端连接于所述第二节点；

第六晶体管，其控制端连接于所述第三输入端，其第一端连接于低电平端，其第二端连接于所述第二节点；

所述第一反相器的输入端连接于所述第一节点，所述第一反相器的输出端连接于所述脉冲输出端；

所述第一晶体管、所述第二晶体管和所述第三晶体管为P型晶体管，所述第四晶体管、所述第五晶体管和所述第六晶体管为N型晶体管。

3.根据权利要求2所述的栅极驱动电路，其特征在于，

所述第一反相器包括：

第七晶体管，其控制端连接于所述第一节点，其第一端连接于高电平端，其第二端连接于所述脉冲输出端；

第八晶体管，其控制端连接于所述第一节点，其第一端连接于低电平端，其第二端连接于所述脉冲输出端；

所述第七晶体管为P型晶体管，所述第八晶体管为N型晶体管。