[发明专利]集成电路及形成集成电路的系统和方法

说明书

本发明的实施例公开了一种形成集成电路的方法。该方法包括：由处理器生成集成电路的布局设计；基于该布局设计输出集成电路；以及去除集成电路的导电结构的一部分以形成第一导电结构和第二导电结构。生成布局设计包括：生成具有一组导电部件布局图案的标准单元格布局；根据至少一个设计标准，将标准单元布局和电源布局图案一起放置；以及将该组导电部件布局图案的至少一个导电部件布局图案沿至少一个方向延伸至电源布局图案的边界。该电源布局图案包括切割部件布局图案。该切割部件布局图案标识了集成电路的导电结构的去除部分的位置。本发明的实施例还提供了集成电路以及形成集成电路的系统。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及集成电路及形 成集成电路的系统和方法。

背景技术

最近，集成电路小型化的趋势已经导致更小的装置，其消耗更少的功 率但以更高的速度提供更多的功能。小型化过程也导致更严格的设计和制 造规范以及可靠性挑战。各种电子设计自动化(EDA)工具产生、优化和 验证集成电路的设计，同时确保满足设计和制造规范。

发明内容

根据本发明的一个方面，提供了一种形成集成电路的方法，所述方法 包括：由处理器生成所述集成电路的布局设计，其中，生成所述布局设计 包括：生成具有一组导电部件布局图案的标准单元布局；根据至少一个设 计标准，将所述标准单元布局和电源布局图案放置在一起，所述电源布局 图案包括切割部件布局图案；和将所述一组导电部件布局图案的至少一个 导电部件布局图案沿至少一个方向延伸至所述电源布局图案的边界；基于所述布局设计输出所述集成电路，所述集成电路具有导电结构；以及去除 所述导电结构的一部分以形成第一导电结构和第二导电结构，并且所述切 割部件布局图案标识所述集成电路的所述导电结构的去除的所述部分的位 置。

根据本发明的另一个方面，提供了一种用于设计集成电路的系统，所 述系统包括：非暂态计算机可读介质，配置为存储可执行指令；以及处理 器，与所述非暂态性计算机可读介质连接，其中，所述处理器配置为执行 所述指令，以：生成具有一组导电部件布局图案的标准单元布局；从库中 选择电源布局图案，所述库具有预先设计的且配置为向所述集成电路提供 电压的电源结构布局，并且所述电源布局图案包括切割部件布局图案；根 据至少一个设计标准，将已选择的所述电源布局图案和所述标准单元布局 放置在一起；和将所述一组导电部件布局图案的至少一个导电部件布局图 案沿至少一个方向延伸至已选择的所述电源布局图案的边界；其中，所述 集成电路具有由切割区域分隔的第一导电结构和第二导电结构，并且所述 切割部件布局图案标识所述集成电路的所述切割区域的位置。

根据本发明的又一个方面，提供了一种集成电路，包括：第一区域， 具有沿第一方向延伸的第一导电结构和与所述第一导电结构连接的第一通 孔；第二区域，与所述第一区域相邻；电源结构，配置为向所述第一区域 或所述第二区域提供电压，所述电源结构在所述第一方向上延伸并且与所 述第一区域和所述第二区域之间的边界重叠，所述电源结构包括沿所述第 一方向延伸的第二导电结构，所述第一导电结构和所述第二导电结构：在与所述第一方向不同的第二方向上对齐；和在所述第一方向上彼此分开一 段距离，所述距离大于所述第一导电结构与所述第二导电结构的最小间隔 要求。

附图说明

当与附图一起阅读时，从下面的详细描述可以最好地理解本发明的实 施例。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘 制。实际上，为了清楚的讨论，各个部件的尺寸可以被任意增加或减少。

图1是根据一些实施例的集成电路的一部分的顶视图。

图2A是根据一些实施例的形成集成电路的方法的流程图。

图2B是根据一些实施例的生成集成电路的布局设计的方法的流程图。

图3A是根据一些实施例的可用作图2A至图2B的标准单元的布局设 计的一部分的示意图。