[发明专利]一种闪存单元器件及闪存

说明书

本发明公开了一种闪存单元器件及闪存，应用于半导体领域，该闪存单元器件包括：半导体衬底；位于半导体衬底中的沟道区、源区和漏区，源区和漏区分别与沟道区连接，漏区包括多个相互隔离的子漏区；位于沟道区上方的浮栅层和位于浮栅层上方的控制栅层，浮栅层与沟道区之间、浮栅层与控制栅层之间、以及覆盖控制栅层的均为氧化物隔离区域，浮栅层包括多个相互隔离的浮栅块，浮栅块的个数与子漏区的个数相同。通过本发明，只要浮栅层中的浮栅块没有全部损坏，就可以读取到闪存单元器件中保存的数据，因此，增加了闪存单元器件中存储数据的可靠性。

技术领域

本发明涉及半导体领域，尤其涉及一种闪存单元器件及闪存。

背景技术

闪存以其低成本、低功耗、存取速度快等性能优势，已经在非易失存储器领域占据主导地位。随着科技的发展，数据存储介质应用也由一些传统的非易失存储器专向闪存型存储器，以闪存为主要存储介质的大容量固态存储设备已经成为当今数据存储的主流方案之一。

现有闪存单元为一体的多晶硅浮栅结构，通过闪存单元中的控制栅(ControlGate,CG)加高电压，使载流子在电场的加速下具有一定能量，利用量子遂穿效应越过氧化层，并保存在浮栅中，浮栅保证数据的正常存取和擦除，以完成数据读写操作，闪存单元存储内容取决于浮栅所存储的电荷数量。现有闪存单元在老化和浮栅漏电情况下会导致数据丢失或损坏，因此，现有闪存单元中存储数据的可靠性不高。

发明内容

本发明实施例通过提供一种闪存单元器件及闪存，解决了现有闪存单元中存储数据的可靠性不高的技术问题。

第一方面，本发明实施例提供一种闪存单元器件，包括：

半导体衬底；

位于所述半导体衬底中的沟道区、源区和漏区，其中，所述源区和所述漏区分别与所述沟道区连接，所述漏区包括多个相互隔离的子漏区；

位于所述沟道区上方的浮栅层和位于所述浮栅层上方的控制栅层，所述浮栅层与所述沟道区之间、所述浮栅层与所述控制栅层之间、以及覆盖所述控制栅层的均为氧化物隔离区域，所述浮栅层包括多个相互隔离的浮栅块，浮栅块的个数与子漏区的个数相同。

可选的，各个相互隔离的子漏区均为条状浮栅块，沿着所述源区与所述漏区之间的垂线方向并列排布，其中，相邻的条状浮栅块之间为氧化物隔离层。

可选的，各个相互隔离的子漏区沿着所述源区与所述漏区之间的垂线方向并列排布。

第二方面，本发明实施例提供了一种闪存，包括第一方面任一所述的闪存单元器件，所述闪存还包括：

引线层；

读出电路，所述读出电路通过所述引线层与所述漏区中的全部数量或部分数量的子漏区一一对应的连接；

表决电路，包括N个输入端口，所述表决电路的N个输入端口与所述读出电路中的N个输出端口一一对应的连接，N为大于1的奇数，所述N个输出端口为所述读出电路的全部或部分输出端口。

可选的，如果所述漏区包括相互隔离的M个子漏区，M为大于N的整数；

所述引线层包括N个金属引线，所述读出电路包括N个输入端口和N个输出端口，其中，所述读出电路的N个输入端口通过所述N个金属引线与所述漏区中的任意N个子漏区一一对应的连接。

可选的，所述读出电路为包括N个输入端口和N个输出端口的读出电路单体结构，或者

所述读出电路包括相互独立的N个数据读取子电路，其中，每个数据读取子电路包括一输入端口和一输出端口。

可选的，如果所述漏区包括相互隔离的M个子漏区，M为大于N的整数；

所述引线层包括M个金属引线；