[发明专利]一种数字低压差稳压器及其控制方法

说明书

本发明提供一种数字低压差稳压器及其控制方法，涉及稳压器技术领域，用于使数字低压差稳压器尽快达到稳压值以实现输出稳压。该稳压器包括：电压比较器、计数器、解码器、PMOSFET阵列以及除法器；电压比较器用于通过正向输入端接收PMOSFET阵列输出的实际电压，通过负向输入端接收参考电压，比较实际电压和参考电压获取电平信号，除法器用于根据为PMOSFET阵列预配置的输出电压以及至少两个时钟周期内PMOSFET阵列输出的实际电压进行计算，得出第一数值，计数器用于根据电平信号以及第一数值生成控制信号，解码器用于接收计数器发送的控制信号并根据控制信号控制PMOSFET阵列中晶体管的导通数目，本发明用于数字低压差稳压器的制造。

技术领域

本发明涉及稳压器技术领域，尤其涉及一种数字低压差稳压器及其控制方法。

背景技术

目前，LDO(Low Dropout Regulator，低压差稳压器)作为电源管理电路已被广泛应用在便携式电子设备、无线能量传输系统等领域。传统的LDO为线性电路，相比于开关稳压器电路，其具有输出纹波小、电路结构简单、占用芯片面积小且可以实现全集成等优点。但由于其具有模拟电路特性，导致其工艺可迁移性较差，且难以在低电压下工作。因此，数字LDO结构应运而生，数字LDO具备数字电路特性，具有良好的工艺可迁移性，并且能够工作在较低的电源电压下。

传统的无片外电容的数字LDO包括一个电压比较器、一个计数器、一个PMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化层半导体场效晶体管)阵列和一个反馈电阻网络。当输出反馈电压小于基准电压时比较器输出低电平，反之输出高电平，计数器根据比较器的输出值来控制PMOSFET阵列中晶体管导通数目，进而调整输出电压，最终达到稳定输出电压的目的。现有技术中，由于数字LDO中PMOS晶体管在每个时钟周期只有一个发生跳变，所以数字LDO的响应速度较慢。因此，如何使数字低压差稳压器尽快达到稳压值以实现输出稳压成为待解决的问题。

发明内容

本发明的实施例提供一种数字低压差稳压器及其控制方法，用于使数字低压差稳压器尽快达到稳压值以实现输出稳压。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种数字低压差稳压器，包括：电压比较器、计数器、解码器、PMOSFET阵列以及除法器；

电压比较器的输出端连接计数器的第一输入端，计数器的输出端连接解码器的输入端，解码器的输出端连接PMOSFET阵列的输入端，PMOSFET阵列的输出端分别连接电压比较器的正向输入端以及除法器的第一输入端，除法器的输出端连接计数器的第二输入端，电压比较器的负向输入端接收参考电压；

电压比较器用于通过正向输入端接收PMOSFET阵列输出的实际电压，通过负向输入端接收参考电压，比较实际电压和参考电压获取电平信号，并将电平信号发送至计数器；

除法器用于根据为PMOSFET阵列预配置的输出电压以及至少两个时钟周期内PMOSFET阵列输出的实际电压进行计算，得出第一数值并将第一数值发送至计数器，其中第一数值对应解码器对PMOSFET阵列中PMOSFET控制的数量；

计数器用于根据电平信号以及第一数值生成控制信号，并将控制信号发送至解码器；

解码器用于接收计数器发送的控制信号并根据控制信号控制PMOSFET阵列中晶体管的导通数目。

具体的，除法器具体用于根据公式计算N的值；其中，V0为PMOSFET阵列预配置的输出电压；VX为至少两个周期内，每相邻两个周期之间PMOSFET阵列输出的实际电压的变化值的平均值。

可选的，除法器还用于将N的值通过四舍五入取得整数C，通过进制转换将C的值转换为第一数值并发送至计数器，其中进制转换为将十进制数转换为二进制数。