[发明专利]数字信号路由电路

权利要求书

1.一种集成电路，包括可配置为处理音频数据样本流的数字混合核，所述数字混合核包括混合构件，所述混合构件包括：

混合器，所述混合器包括乘累加器，所述乘累加器包括乘累加器输入和乘累加器输出；

至少一个第一源数据缓冲器和至少一个第二源数据缓冲器(A1/A2和B1/B2)，每个相应地可配置为重复地接收相应的至少一个第一音频数据样本和至少一个第二音频数据样本(A和B)，并且重复地存储所述相应的至少一个第一音频数据样本和至少一个第二音频数据样本；

至少一个第一目的地数据缓冲器(Z1/Z2)，可配置为重复地存储相应的至少一个第三音频数据样本，并且重复地发送所述至少一个第三音频数据样本(Z)；

所述混合构件可配置为通过以下方式重复地建立至少一个信号路径：

在一个采样时钟(SCK)的一个周期(T1)内接收第一音频数据样本(处理A)；

将所述第一音频数据样本存储在第一源数据缓冲器(A1/A2)中长达所述周期(T1)的剩余部分以及长达所述采样时钟(SCK)的整个下一个周期(T2)；

在所述周期(T1)内接收至少一个第二音频数据样本(处理B)；

将该第二音频数据样本或每个第二音频数据样本存储在相应的第二源数据缓冲器(B1/B2)中长达所述周期(T1)的剩余部分以及长达整个所述下一个周期(T2)；

在所述下一个周期(T2)内取得所述所存储的第一音频数据样本；

将所述第一音频数据样本乘以第一乘法系数，从而在所述下一个周期(T2)内生成第一部分总和；

在所述下一个周期(T2)内临时存储所述第一部分总和；

在所述下一个周期(T2)内取得所述所存储的至少一个第二音频数据样本；

将该第二音频数据样本或每个第二音频数据样本乘以相应的第二乘法系数，由此在所述下一个周期(T2)内生成至少一个相应的第二部分总和；

将所述第一部分总和与所述第二部分总和相加，以在所述下一个周期(T2)内生成第三音频数据样本；以及

将所述第三音频数据样本存储在目的地数据缓冲器(Z1/Z2)中长达所述下一个周期(T2)的剩余部分以及长达接下来的下一个周期(T3)的持续时间。

2.根据权利要求1所述的集成电路，还包括至少一个输入，该至少一个输入具有与之关联的源数据缓冲器。

3.根据权利要求1或2所述的集成电路，还包括至少一个输出，该至少一个输出具有与之关联的目的地数据缓冲器。

4.根据权利要求1或2所述的集成电路，还包括至少一个信号处理块，该至少一个信号处理块具有与之关联的源数据缓冲器和目的地数据缓冲器。

5.根据权利要求4所述的集成电路，包括至少一个完全可编程的信号处理块。

6.根据权利要求4所述的集成电路，包括至少一个部分可编程的信号处理块。

7.根据权利要求4所述的集成电路，包括用于执行一个特定功能且具有至少一个可控制的参数的至少一个信号处理块。

8.根据权利要求1或2所述的集成电路，还包括：

源选择器，包括至少一个第一源选择器输入和至少一个第二源选择器输入，以及一个源选择器输出，所述至少一个第一源选择器输入和至少一个第二源选择器输入被连接到相应的至少一个第一源数据缓冲器和至少一个第二源数据缓冲器，并且所述源选择器输出被连接到所述乘累加器输入，所述源选择器可配置为重复地将所述至少一个第一源数据缓冲器和至少一个第二源数据缓冲器中的任何一个耦合到所述源选择器输出；以及

目的地选择器，包括一目的地选择器输入以及至少一个目的地选择器输出，所述目的地选择器输入被连接到所述乘累加器输出，并且所述至少一个目的地选择器输出被连接到相应的所述至少一个目的地数据缓冲器，所述目的地选择器可配置为重复地将所述目的地选择器输入耦合到所述至少一个第一目的地数据缓冲器。