[发明专利]包括RESURF层和阶跃栅极的LDMOS晶体管以及相关联的系统和方法

说明书

相关申请

本申请要求享有2016年3月14日提交的序列号为62/307862的美国临时专利申请的优先权权益，其于此作为参考并入。

背景技术

金属氧化物半导体场效应晶体管(通常称为MOSFET)广泛应用于电子器件中，诸如用于开关或放大。MOSFET能够获得快的开关速度，其使得它们很好地适用于高频应用。另外，MOSFET控制起来相对简单，因为它们是电压控制的，而不是电流控制的。

横向双扩散金属氧化物半导体场效应晶体管(通常称为LDMOS晶体管)是其中漏极-源极电压在晶体管的半导体材料内主要地在横向上被阻断的一类MOSFET。LDMOS晶体管通常在集成电路中与其它电路组合，尤其是在功率和射频应用中。

图1是现有技术中n沟道LDMOS晶体管100的截面图，其包括硅半导体结构102、源极电极104、栅极电极106、和漏极电极108。源极电极104堆叠在LDMOS晶体管100的源极区域112中的硅半导体结构102的顶表面110上，漏极电极108堆叠在LDMOS晶体管100的漏极区域114中的顶表面110上。栅极结构106包括堆叠在LDMOS晶体管100的栅极区域120中的栅极电极116、多晶硅层117、和二氧化硅层118。硅半导体结构102包括p型衬底122、n阱124、p体区(p-body)126、源极p+区域128、源极n+区域130、和漏极n+区域132。N阱124形成在p型衬底122之上，p体区126形成在n阱124中、源极电极104之下。漏极n+区域132形成在n阱124中并接触漏极电极108。源极p+区域128和源极n+区域130中的每个形成在p体区126中并接触源极电极104。源极n+区域130和漏极n+区域132中的每个相比于n阱124更重掺杂，并且源极p+区域128相比于p体区126更重掺杂。

当跨漏极电极108和源极电极104施加正电压V_DS时，在n阱124和p体区126的界面处的p-n结反向偏置。必然地，默认情况下基本上没有电流从漏极电极108流到源极电极104。漏极n+区域132和n阱124的相对掺杂浓度引起n阱124的一部分——称作漂移区134——承载电压V_DS的大半，由此使得LDMOS晶体管100能够支撑较大值的V_DS而不会击穿。

施加在栅极电极116和源极电极104之间的正电压V_GS在二氧化硅层118之下的硅半导体结构102中产生负电荷，引起少数载流子沟道形成在p体区126的区域136中。少数载流子沟道具有超量电子并且因此传导电流。必然地，当V_GS超过阈值并且V_DS是正值时，电流将在横向138上穿过硅半导体结构102从漏极n+区域132流向源极n+区域130。然而，由于n阱124中相对的轻n型掺杂浓度，该电流在漂移区134可能遇到实质电阻。

发明内容

(A1)一种横向双扩散金属氧化物半导体场效应(LDMOS)晶体管可包括硅半导体结构，包括：(1)基层，(2)在厚度方向上设置于基层之上的p型减少表面场效应(RESURF)层，(3)在厚度方向上设置于该p型RESURF层之上的p体区，(4)均设置于该p体区中的源极p+区域和源极n+区域，(5)在与厚度方向正交的横向方向上邻近该p体区设置的高压n型横向扩散漏极(HVNLDD)，该HVNLDD接触该p型RESURF层，和(6)设置于该HVNLDD中的漏极n+区域。LDMOS晶体管可进一步包括(1)在厚度方向上在p体区和HVNLDD的至少部分之上设置于硅半导体结构上的第一电介质层和(2)在厚度方向上设置于第一电介质层上的第一栅极导体。

(A2)在由(A1)表示的LDMOS晶体管中，源极p+区域可具有比p体区高的p型掺杂剂浓度，p体区可具有比p型RESURF层高的p型掺杂剂浓度，并且源极n+区域和漏极n+区域中的每个可具有比HVNLDD高的n型掺杂剂浓度。

(A3)在由(A1)和(A2)表示的LDMOS晶体管中的任一个中，基层可从由硅衬底中的n型高压阱和p型硅衬底组成的组中选择。

(A4)在由(A1)至(A3)表示的LDMOS晶体管中的任一个中，源极p+区域可在横向上邻近源极n+区域。