[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供衬底；在衬底上形成图形化的掩膜层；以掩膜层为掩膜刻蚀部分厚度的衬底，在衬底内形成沟槽；形成填充满沟槽的栅介质层；形成栅介质层后，去除掩膜层；去除掩膜层后，在衬底上形成栅极层，栅极层覆盖栅介质层；在栅极层两侧的衬底内形成源区和漏区。相比在衬底上形成栅介质的方案，本发明刻蚀部分厚度的衬底，在所述衬底内形成沟槽之后，形成填充满所述沟槽的栅介质层，因此将半导体结构的带‑带隧穿(Band to Band Tunneling)转变为直接隧穿(Direct Tunneling)，从而提高半导体结构的导通电流，进而提高半导体结构的电学性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)技术已经得到了广泛的应用，例如互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。

然而，随着CMOS晶体管特征尺寸的不断缩小，CMOS晶体管的总功率消耗也不断增加。其原因在于：一、短沟道效应越来越明显(如漏电流增加)；二、难以使电源电压随着CMOS晶体管尺寸的缩小而减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(Sub-Threshold Swing)具有约为60毫伏/10×10^-6体积分数(mV/decade)的极限值，使得将CMOS晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。

由于隧穿场效应晶体管(Tunneling Field-Effect Transistor，TFET)的亚阈值摆幅可小于60mV/decade，相比CMOS晶体管，隧穿场效应晶体管的工作电压更小且漏电流更小，因此隧穿场效应晶体管逐渐代替CMOS晶体管，在低功耗应用中具有广阔的前景。

但是，隧穿场效应晶体管的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成图形化的掩膜层；以所述掩膜层为掩膜，刻蚀部分厚度的所述衬底，在所述衬底内形成沟槽；形成填充满所述沟槽的栅介质层；去除所述掩膜层；去除所述掩膜层后，在所述衬底上形成栅极层，所述栅极层覆盖所述栅介质层；在所述栅极层两侧的衬底内形成源区和漏区。

可选的，所述掩膜层的材料为多晶硅、先进图案化膜材料、氮化硅、有机介电层材料、介电抗反射涂层材料、底部抗反射涂层材料、氧化硅或光刻胶。

可选的，所述沟槽的数量为一个或多个。

可选的，所述沟槽的数量为多个，所述栅极层与所述栅介质层一一对应。

可选的，形成所述掩膜层的步骤包括：在所述衬底上形成多个分立的第一核心层；在所述第一核心层侧壁上形成牺牲层，所述牺牲层的材料与所述第一核心层的材料不同；在所述第一核心层和牺牲层露出的衬底上形成第二核心层，所述第二核心层的材料与所述牺牲层的材料不同，其中，所述第二核心层顶部与所述第一核心层顶部齐平，且所述第二核心层和第一核心层构成掩膜层；去除所述牺牲层。

可选的，所述牺牲层的材料为氮化硅、氧化硅、氮氧化硅、碳氮化硅、硼氮化硅或硼氮氧化硅。

可选的，刻蚀部分厚度的所述衬底所采用的工艺为干法刻蚀工艺。

可选的，所述栅介质层的材料为氧化硅或高k栅介质材料。

可选的，所述栅介质层的材料为氧化硅，形成所述栅介质层的工艺为热氧化工艺。