[发明专利]多芯片集成式CQFP陶瓷外壳及其制作方法

说明书

技术领域

本发明涉及的是一种高绝缘性高密度多芯片集成式CQFP陶瓷外壳及其制作方法，乃是针对高密度封装外壳制造方法，属于HTCC多层陶瓷技术领域。

背景技术

高温共烧陶瓷（HTCC）技术是一种采用将钨等高熔点金属化浆料印刷于92%～96%的氧化铝流延生瓷带上，然后经过叠片，层压后，在1500℃～1600℃的高温下共烧为一体的工艺技术。高温共烧陶瓷（HTCC）与低温共烧陶瓷（LTCC）相比具有机械强度高，化学性质稳定，散热系数高和材料成本低等优点。

随着器件功能的增加及对封装形式多样性的要求，出现了高密度多芯片集成式封装结构。该结构可以实现多芯片一体化封装，并且可以实现数模一体化功能，大大减小了组件的体积，实现了小型化与集成化，组装密度的大大增加，因而很快获得了大面积的推广，且在产业中的应用获得增长。

随着电子元器件薄型化、小型化的不断推进，多芯片集成式封装外壳其内部布线设计越来越复杂，通常要求较高的绝缘电阻与较低的引线间电容，这对于材料的选择，布线设计，加工工艺都是极大地挑战。采用常规的氧化铝材料以及多层陶瓷工艺，容易造成通断失效，绝缘电阻偏低，引线间电容偏高的问题，亟待解决。同时针对多芯片集成封装的要求，芯片焊接区的镀层与其引线，焊环的镀层要求不同，需要开发同层选择镀覆技术来满足同一外壳内部不同区域镀层的不同要求。

发明内容

本发明提出的是一种高绝缘性低引线间电容多芯片集成式CQFP陶瓷外壳及其制作方法，其目的是要获得一种同时具有高绝缘性以及低引线电容的多芯片集成式CQFP陶瓷外壳，提高此类高密度封装外壳的电性能。

本发明的技术解决方案：高绝缘性低引线间电容多芯片集成式CQFP陶瓷外壳，其结构是外形尺寸为25.4mm×25.4mm×3.0mm，内部腔体尺寸为21.8×21.8×1.25mm，外部引线节距为1.27mm，内部导线间距为0.1mm~0.15mm，CQFP陶瓷封装外壳瓷件部分一共包含8层布线，内部通孔全部为0.12mm孔径，信号线之间的屏蔽层采用网格布线，且网格层之间采用错位排布布线，提高产品导线之间绝缘电阻，同时降低屏蔽层之间的电容，以达到降低引线间电容的目的。

高绝缘性低引线间电容多芯片集成式CQFP陶瓷外壳的制作方法，包括如下工艺步骤：

1）采用以高绝缘微晶陶瓷为基材，适合HTCC工艺的流延生瓷带，同时采用特制低电阻率钨印刷浆料作为金属化浆料，根据产品金属化布线要求进行逐层打孔，填孔，印刷，开腔，叠片，层压，生切操作；

2）将生瓷件在适合绝缘微晶陶瓷与低电阻率钨印刷浆料共烧的烧结制度下进行烧结，烧结温度为1500℃～1600℃（氢气保护）；

3）将烧结后的瓷件进行化学镀镍，镍层厚度为0.7μm～1.5μm，然后进行热处理，最高热处理温度为780℃～850℃（惰性气体或还原性气体保护）；同时将金属引线与金属框架在特定的热处理制度下进行热处理，热处理温度为1000℃ ～1200℃（惰性气体或还原性气体保护），随炉冷却；

4）将金属引线与金属框架分别通过陶瓷模具焊接在瓷件的相应位置，焊料为银铜合金焊料，钎焊温度为780℃～850℃，钎焊气氛为惰性气体或还原性气体保护；

5）对钎焊好的外壳进行电镀镍电镀金，根据产品内腔键合或芯片焊接方式的不同，通过采用电镀保护胶进行局部保护镀覆的方式，实现内腔图形的芯片区镍层厚度为1.3μm～8.9μm，金层厚度为0.1μm～0.5μm；引线，焊环区镍层厚度为1.3μm～8.9μm，金层厚度为1.3μm～5.7μm。

本发明的有益效果：

可以制作高绝缘性低引线电容高密度多芯片集成CQFP型陶瓷封装外壳，该CQFP陶瓷封装外壳内部导线间距为0.15mm，导线之间绝缘电阻大于1×10¹⁰Ω（500V），射频端传输电阻小于100mΩ，引线间电容小于8pF，可以同时满足不同芯片焊接与键合的要求，且具有良好的气密性与可靠性，满足国军标的各项性能指标要求。

附图说明

图1是多芯片集成式CQFP陶瓷外壳主视图。

图2-1、2-2、2-3、2-4、2-5、2-6、2-7、2-8是多芯片集成式CQFP陶瓷外壳布线设计图，2-1为第7层瓷带布线图；2-2为第6层瓷带布线图；2-3为第5层瓷带布线图；2-4为第4层瓷带布线图；2-5为第3层瓷带布线图；2-6为第2层瓷带布线图；2-7为第1层瓷带布线图；2-8为第0层瓷带布线图。

具体实施方式