[发明专利]一种存储器阵列及其读、编程和擦除操作方法

说明书

一种存储器阵列及其读、编程和擦除操作方法，存储器阵列包括多个呈阵列排布的闪存单元，每一闪存单元包括第一和第二分栅闪存单元；第一分栅闪存单元的第一控制栅连接第二分栅闪存单元的第一控制栅并连接第一控制栅线，第一分栅闪存单元的第二控制栅连接第二分栅闪存单元的第二控制栅并连接第二控制栅线；第一分栅闪存单元的字线栅连接第二分栅闪存单元的字线栅并连接字线；第一分栅闪存单元的源极和漏极分别经由接触孔连接第一和第二位线，第二分栅闪存单元的漏极和源极分别经由接触孔连接第二和第三位线。采用该发明方案可降低存储器阵列的面积，无需引入编程抑制电压，并避免读电流损失，提高读操作的准确度。

技术领域

本发明涉及存储器技术领域，特别涉及一种存储器阵列及其读、编程和擦除操作方法。

背景技术

闪存(Flash)作为一种非易失性存储器，如今已成为非易失性半导体存储技术的主流。在各种各样的闪存器件中，基本可以分为叠栅结构和分栅结构两种类型。其中，叠栅结构存在过擦除问题，使得其电路设计复杂；相对而言，分栅结构有效避免了过擦除效应，使得电路设计相对简单。此外，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，使得分栅型闪存被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

在分栅结构的闪存中，每一个分栅闪存单元分别可以具有源极、漏极、第一控制栅、字线栅和第二控制栅。并且，在闪存中，每一个分栅闪存单元的源极和漏极分别连接对应的位线，字线栅连接字线，控制栅分别连接对应的控制栅线，也即一般而言，每一分栅闪存单元对应地连接两条位线。

在存储器中包含有存储器阵列以及其他电路模块，如灵敏放大器(SensitiveAmplifier，简称SA)、译码器等。由于存储器阵列的面积紧密地关系到存储器的成本，因此，在存储器设计中，如何不断地降低存储器阵列的面积始终是设计者面临的技术问题。

发明内容

本发明解决的技术问题是如何有效地降低存储器阵列的面积。

为解决上述技术问题，本发明实施例提供一种存储器阵列，包括多个呈阵列排布的闪存单元，每一所述闪存单元包括第一分栅闪存单元和第二分栅闪存单元，所述第一分栅闪存单元和第二分栅闪存单元分别具有源极、漏极、第一控制栅、字线栅和第二控制栅；所述第一分栅闪存单元的第一控制栅连接所述第二分栅闪存单元的第一控制栅并连接第一控制栅线，所述第一分栅闪存单元的第二控制栅连接所述第二分栅闪存单元的第二控制栅并连接第二控制栅线；所述第一分栅闪存单元的字线栅连接所述第二分栅闪存单元的字线栅并连接字线；所述第一分栅闪存单元的源极经由接触孔连接第一位线，所述第一分栅闪存单元的漏极经由接触孔连接第二位线，所述第二分栅闪存单元的漏极经由接触孔连接所述第二位线，所述第二分栅闪存单元的源极经由接触孔连接第三位线。

可选地，对于所述存储器阵列的每一行闪存单元中相邻的第一闪存单元和第二闪存单元，所述第一闪存单元中引出两个漏极的接触孔与所述第二闪存单元中引出两个源极的接触孔在行方向上排布于同一延伸线上，且引出两个源极的接触孔与所述第二位线的距离大于引出两个漏极的接触孔与所述第二位线的距离。

为解决上述技术问题，本发明实施例还提供一种所述存储器阵列的读操作方法，所述读操作方法包括：通过对所述第一位线、第二位线、字线、第一控制栅线、第二控制栅线的电压配置，选中所述第一分栅闪存单元的第一存储位，以使得所述第一分栅闪存单元的第一存储位处于待读取状态；对所述第三位线进行电压配置，以阻止所述第二分栅闪存单元的存储位处于待读取状态；对所述第一分栅闪存单元的第一存储位进行读操作；其中，所述第二位线和第三位线上的电压是由同一电压源产生的。