[发明专利]半导体器件

说明书

本发明提供一种半导体器件以及制造半导体器件的方法。该半导体器件包括：交替地层叠在基板上的栅电极和层间绝缘层；穿过栅电极和层间绝缘层的沟道层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层。此外，沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区并且第二区在栅电介质层的底部分下面延伸。

技术领域

本构思涉及半导体器件。

背景技术

虽然电子产品的尺寸已经逐渐减小，但对高容量数据处理保持持续的需求。因此，存在对于电子产品中使用的半导体器件的增加的集成度的需求。为了提高半导体器件的集成度，代替具有现有技术的平面晶体管结构，已经开发了具有垂直晶体管结构的半导体器件。

发明内容

本发明构思的一方面可以提供一种半导体器件，该半导体器件以沟道层的下部分中的断开现象被解决并且沟道层的厚度减小这样的方式包括具有改善的性能的晶体管并配置有存储单元串。

根据一方面，本公开针对一种半导体器件，该半导体器件包括：栅电极和层间绝缘层，交替地层叠在基板上；沟道层，穿过栅电极和层间绝缘层；以及设置在栅电极和沟道层之间在沟道层的外表面上的栅电介质层，其中沟道层包括第一区和第二区，第一区在垂直于基板的顶表面的方向上延伸，第二区在第一区的下部分中连接到第一区，其中第二区在栅电介质层的底部分下面延伸。

根据另一方面，本公开针对一种半导体器件，该半导体器件包括：导电层和层间绝缘层，交替地层叠在基板上；沟道层，穿过导电层和层间绝缘层以在垂直于基板的方向上延伸；以及栅电介质层，设置在导电层和沟道层之间，其中沟道层的至少一部分包括具有在朝向基板的方向上变窄的宽度的多个斜面。

根据另一方面，本公开针对一种制造半导体器件的方法，该方法包括：在基板上交替地层叠层间绝缘层和牺牲层；形成穿过层间绝缘层和牺牲层的沟道孔以在基板上至少形成第一凹陷区；在基板的第一凹陷区上形成外延层；形成覆盖沟道孔的侧壁和外延层的顶表面的栅电介质层；在栅电介质层上形成牺牲间隔物层；利用牺牲间隔物层去除设置在外延层的顶表面上的栅电介质层的一部分；在牺牲间隔物层被去除时，在外延层的上部分中至少形成第二凹陷区，该第二凹陷区具有多个斜面并且在栅电介质层下面延伸；以及在栅电介质层上形成沟道层以允许第二凹陷区被填充。

附图说明

通过结合附图的以下详细说明，所公开的实施方式的以上及其他方面、特征和其他优点将被更加清楚地理解，在附图中：

图1是根据一示例实施方式的半导体器件的示意性框图；

图2是根据一示例实施方式的半导体器件的存储单元阵列的等效电路图；

图3是示出根据一示例实施方式的半导体器件的存储单元串的结构的示意性透视图；

图4和5是示出根据一示例实施方式的沟道层的截面图，相应于图3中的区域‘A’的区域在其中被示出；

图6A和6B是示出根据一示例实施方式的栅电介质层的截面图，相应于图3中的区域‘B’的区域在其中被示出；

图7至18是示出根据一示例实施方式的制造半导体器件的方法的示意图；

图19是示出根据一示例实施方式的半导体器件的存储单元串的结构的示意性透视图；

图20和21是示出根据一示例实施方式的外延层的截面图，相应于图19中的区域‘C’的区域在其中被示出；

图22至26是示出根据一示例实施方式的制造半导体器件的方法的示意图；

图27是根据一示例实施方式的半导体器件的示意性透视图；

图28至29是示出根据一示例实施方式的制造半导体器件的方法的示意图；