[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中方法包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。所述方法使半导体器件的电学性能得到提高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，无论是平面式的MOS晶体管还是鳍式场效应晶体管构成的半导体器件的电学性能均较差。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底上具有第一初始介质层，第一初始介质层中具有贯穿第一初始介质层的开口；在所述开口中形成金属栅电极，形成所述金属栅电极的方法包括：在所述开口中以及第一初始介质层上形成金属栅电极材料层；研磨金属栅电极材料层直至暴露出第一初始介质层的顶部表面；研磨金属栅电极材料层后，去除部分第一初始介质层，使第一初始介质层形成第一介质层，第一介质层的厚度小于第一初始介质层的厚度；形成贯穿第一介质层的源漏导电插塞，所述源漏导电插塞分别位于金属栅电极两侧。

可选的，研磨所述金属栅电极材料层的工艺包括化学机械研磨工艺。

可选的，研磨所述金属栅电极材料层后且在去除部分第一初始介质层之前，第一初始介质层在垂直于基底顶部表面的方向上具有第一尺寸；所述第一介质层在垂直于基底顶部表面的方向上具有第二尺寸，第一尺寸和第二尺寸的差值为5nm～20nm。

可选的，去除部分第一初始介质层的工艺为刻蚀工艺。

可选的，去除部分第一初始介质层的工艺为干刻工艺；所述干刻蚀工艺的参数包括：采用的气体包括NF₃、NH₃和He，NF₃的流量为50sccm～300sccm，NH₃的流量为200sccm～600sccm，He的流量为200sccm～600sccm，源射频功率为10瓦～50瓦，腔室压强为3mtorr～20mtorr。

可选的，所述第一初始介质层的材料包括氧化硅。

可选的，所述金属栅电极和源漏导电插塞之间的距离为6纳米～72纳米。

可选的，研磨所述金属栅电极材料层后，使金属栅电极材料层形成金属栅电极，所述金属栅电极的顶部表面和第一初始介质层的顶部表面齐平。