[发明专利]固态等离子PIN二极管

说明书

本发明涉及一种固态等离子PIN二极管。该器件包括SOI衬底(101)；第一P区台阶(102)、第一N区台阶(103)、第二P区台阶(104)、第二N区台阶(105)、第三P区台阶(106)及第三N区台阶(107)，分别设置于SOI衬底(101)内并位于SOI衬底(101)的两侧；其中，第二P区台阶(104)及第二N区台阶(105)分别位于第一P区台阶(102)及第一N区台阶(103)的下侧；第三P区台阶(106)及第三N区台阶(107)分别位于第二P区台阶(104)及第二N区台阶(105)的下侧。本发明通过在SOI衬底上制备多个台阶形成多层沟道，利用两个沟道内高浓度载流子的叠加作用使得整个本征区内载流子浓度达到均匀，从而提高了横向PIN二极管的功率密度，增强了PIN二极管的固态等离子体特性。

技术领域

本发明涉及集成电路技术领域，特别涉及一种固态等离子PIN二极管。

背景技术

当前，以集成电路为核心的电子信息产业超越了汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。半导体器件作为集成电路的基础器件，在消费类电子、计算机及外设、网络通信等领域，在智能手机、平板电脑、轨道交通、新能源、混合动力汽车、固态照明、便携医疗电子、智能穿戴等新兴市场，获得广泛的应用。

横向PIN二极管是产生固态等离子体的重要半导体器件。经理论研究发现，固态等离子PIN二极管在加直流偏压时，直流电流会在其表面形成自由载流子(电子和空穴)组成的固态等离子体，该等离子体具有类金属特性，使得该等离子体可以接收、辐射和反射电磁波，其辐射特性与表面等离子体的微波传输特性、浓度及分布密切相关。目前所研究的PIN二极管均只具有单层沟道，这样在加直流偏压时，本征区内的载流子分布会不均匀，本征区内深度越深的地方载流子浓度越低，使得等离子体区域在传输和辐射电磁波时性能衰减，而且这种二极管的功率密度低，使得这种单沟道PiN二极管的应用受到了很大的限制。

因此，如何制作一种固态等离子PIN二极管来使得本征区内载流子分布变得均匀就变得尤为重要。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种固态等离子PIN二极管。

具体地，本发明一个实施例提出的一种固态等离子PIN二极管，包括：

SOI衬底101；

第一P区台阶102、第一N区台阶103、第二P区台阶104、第二N区台阶105、第三P区台阶106及第三N区台阶107，分别设置于所述SOI衬底101内并位于所述SOI衬底101的两侧；其中，

所述第二P区台阶104及所述第二N区台阶105分别位于所述第一P区台阶102及所述第一N区台阶103的下侧；

所述第三P区台阶106及所述第三N区台阶107分别位于所述第二P区台阶104及所述第二N区台阶105的下侧。

在本发明的一个实施例中，还包括隔离材料108，所述隔离材料108填充于制作所述第一P区台阶102、所述第一N区台阶103、所述第二P区台阶104、所述第二N区台阶105、所述第三P区台阶106及所述第三N区台阶107时形成的沟槽中。

在本发明的一个实施例中，还包括第一引线109和第二引线110；其中，

所述第一引线109连接所述第一P区台阶102、第二P区台阶104及所述第三P区台阶106；

所述第二引线110连接所述第一N区台阶103、第二N区台阶105及所述第三N区台阶107。

在本发明的一个实施例中，所述SOI衬底101的掺杂类型为P型，掺杂浓度为1×10¹⁴～9×10¹⁴cm^-3。