[发明专利]基于FPGA的仲裁型PUF的布线延迟偏差快速校准方法

说明书

本发明公开了基于FPGA的仲裁型PUF的布线延迟偏差快速校准方法，该方法中延迟偏差的快速校准由一个计数器，一个比较器，一个二分法计算模块和一个激励存储模块组成的自动调整电路实现。激励存储模块在输入的读信号有效后，从存储的第一个激励开始输出给PUF当最后一个激励输出完成后，将与计数器相连的激励标志信号置为有效。计数器在输入的调整完成信号有效时，进行计数器的清零，并开始对PUF的响应进行累加计数，当激励标志信号有效时，计数器停止计数，并将计数的结果传输给比较器。在比较器中，根据计数结果与设定阈值范围之间的关系，输出计算下一个调整级的调整标志信号给二分法模块。并在二分法计算模块中，计算出下一个调整级，并输出相应的调整级配置应用于PUF的延迟调整块。然后在调整级下，重新对PUF输入激励，进行新一轮的调整，直至比较器中，计数结果在阈值范围内，比较器输出调整级数标识信号。本发明能够有效减少PUF调整过程的时间开销。

技术领域

本发明涉及硬件安全以及FPGA的应用领域，通过给PUF电路中输入合适的调整级补偿基于FPGA的仲裁型PUF的两条信号通道的布线不对称延迟，使得仲裁器PUF具有更好的随机性和不可预测性，进而提高PUF的安全性。此外，还可以为基于FPGA的仲裁器PUF在投入使用前的调整大大调高效率。

背景技术

随着信息安全越来越受到重视，传统的将机密信息存储于非易失性存储器中的方法，也面临着诸多考验，将机密信息存储于例如熔断器或者EEPROM这类非易失性存储器中，在大多数情况下，为了提高安全性，需要额外的保护电路设置在存储器周围，除了增加了成本也加大了电路的消耗。在此情况下，一种新的硬件安全保护方法物理不可克隆函数(PUF，Physical Unclonable Function)被提出。PUF利用物理固有的偏差作为自己的识别指纹，具有不可复制性。相比于传统方法，PUF利用的是物理器件本身的特性差异，不需要额外的电路消耗，具有低成本的优点，而且PUF不存储秘钥，只在给定输入时产生输出，断电后输出将消失，因此PUF还具有低功耗的优点。这种硬件安全保护方法提出以来受到越来越多的关注，对此的研究也在不断深入。

传统的仲裁型PUF结构的模型如图1所示。具有共同输入端的两个平行的信号通道，他们的输出端分别连接到触发器的数据输入端(D端)和时钟输入端(C端)，两平行的信号通道分别由多个多路选择器连接组成。通过多路选择器的输入位C_i控制信号在第i个多路选择器中的传输路径，当C_i为0时，将多路选择器0输入端的信号作为输出，当C_i为1时，将多路选择器1输入端的信号作为输出；由于多路选择器的传输信号路径不同，使信号传输过程产生的延迟也不相同。将最后一级的两个多路选择器的输出与分别连接到触发器的数据端口(D端口)和时钟端口(C端口)。从信号输入端给两个信号通道输入一个阶跃信号，当触发器D端口的信号先到达，则PUF的输出为1，否则为0。通过各级多路选择器输入位C₀-C_n-1的不同的0、1组合，使信号在多路选择器上的传输有多种组合，产生的二进制具有非常好的随机性。

当仲裁型PUF在FPGA上实现时，将使用查找表(LUT，Look Up Table)代替多路选择器组成信号通道。因为，查找表在输入位不同时，信号通过查找表产生的延迟也存在不同。因此，第i级的两个查找表的输入C_i分别为0或1，相当于给两个信号分别加入两个不同的延迟。通过给各级查找表输入不同的控制位作为PUF的输入激励，相等于各级查找表产生延迟的各种组合，使产生的PUF的响应也具有很好的随机性。在FPGA上实现的仲裁型PUF结构如图2所示的Challenge部分以及触发器部分。由于仲裁型PUF的结构要求两条信号通道必须完全对称，只利用多路选择器或查找表内的固有延迟不同产生响应的随机性。在FPGA上实现仲裁型PUF时，由于FPGA采用网格式布线，使具有对称结构的查找表之间的布线不能达到完全对称，产生的布线上的延迟偏差将影响PUF输出的随机性。因此，对实现在FPGA上的仲裁器PUF进行一些延迟的补偿，抵消两条信号通道的不均匀延迟，改善PUF响应的随机性是非常必要的。