[发明专利]薄膜晶体管、显示基板及其制作方法、显示装置在审
申请号: | 201710317056.3 | 申请日: | 2017-05-08 |
公开(公告)号: | CN107424935A | 公开(公告)日: | 2017-12-01 |
发明(设计)人: | 刘威 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/786;H01L29/417 |
代理公司: | 北京银龙知识产权代理有限公司11243 | 代理人: | 刘伟,张博 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 显示 及其 制作方法 显示装置 | ||
技术领域
本发明涉及显示技术领域,特别是指一种薄膜晶体管、显示基板及其制作方法、显示装置。
背景技术
由于顶栅型的氧化物TFT(薄膜晶体管)具有较低的寄生电容,较优良的电学特性,因此被视为是大尺寸高分辨率的AMOLED(有源矩阵有机发光二极体)显示器的首选技术方案。顶栅型TFT常采用共面结构的自对准工艺技术来制作,在顶栅自对准共面结构的TFT中,氧化物有源层位于源漏金属层和栅金属层下方,靠近衬底基板,很容易受到外界光源或者环境光的照射,而氧化物有源层的光照稳定性较差,因此顶栅型的氧化物TFT常常需要在氧化物有源层下方制作金属图形用来遮光。
由于现有技术需要利用专门的一次构图工艺来制作用来遮光的金属图形,因此会增加顶栅型的氧化物TFT的构图工艺次数,导致顶栅型的氧化物TFT的构图工艺次数较多,生产成本较高;并且现有技术中为了提高顶栅型TFT的电学特性,一般将用来遮光的金属图形与源漏金属层进行电连接,连接金属图形与源漏金属层的过孔需要同时贯穿层间绝缘层和缓冲层,过孔的深度较大,提高了打孔工艺的难度,并且容易产生工艺上的不良,例如搭接断线。同时,顶栅自对准共面结构的TFT中,经常将导体化后的氧化物有源层作为源电极、漏电极和数据线使用,这样在大尺寸面板上,由于导电性的不佳会造成严重的IR Drop(压降)现象,影响显示效果。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管、显示基板及其制作方法、显示装置,能够保证薄膜晶体管的产品良率和显示基板的显示效果。
为解决上述技术问题,本发明的实施例提供技术方案如下:
一方面,提供一种薄膜晶体管的制作方法,包括:
在衬底基板上形成遮光金属图形和源漏金属层图形;
形成覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层,对所述缓冲层进行构图,形成暴露出部分所述遮光金属图形的第一过孔和暴露出部分所述源漏金属层图形的第二过孔;
在所述缓冲层上形成半导体层的图形,所述半导体层的图形包括源极区、漏极区、位于所述源极区和所述漏极区之间的有源层,所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影,且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影,所述源极区通过所述第一过孔与所述遮光金属图形连接,所述漏极区通过所述第二过孔与所述源漏金属层图形连接;
在所述半导体层的图形上形成栅绝缘层的图形和栅极,所述栅绝缘层的图形在所述衬底基板上的正投影与所述栅极在所述衬底基板上的正投影重合;
以所述栅极为掩膜,对所述源极区和所述漏极区进行导体化处理,形成薄膜晶体管的源极和漏极。
进一步地,所述在衬底基板上形成遮光金属图形和源漏金属层图形包括:
在衬底基板上通过一次构图工艺同时形成所述遮光金属图形和所述源漏金属层图形。
进一步地,形成栅绝缘层的图形和栅极包括:
通过一次构图工艺同时形成所述栅绝缘层的图形和栅极。
进一步地,所述半导体层的图形为采用金属氧化物半导体材料。
本发明实施例还提供了一种薄膜晶体管,采用如上所述的制作方法制作得到,包括:
位于衬底基板上的同层的遮光金属图形和源漏金属层图形;
覆盖所述遮光金属图形和所述源漏金属层图形的缓冲层,所述缓冲层包括对应所述遮光金属图形的第一过孔和对应所述源漏金属层图形的第二过孔;
位于所述缓冲层上的源极、漏极和有源层,所述遮光金属图形在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影,且所述遮光金属图形在所述衬底基板上的正投影至少覆盖部分所述源极区和部分所述漏极区在所述衬底基板上的正投影,所述源极通过所述第一过孔与所述遮光金属图形连接,所述漏极通过所述第二过孔与所述源漏金属层图形连接;
位于所述有源层上的栅绝缘层的图形;
位于所述栅绝缘层上的栅极,所述栅极在所述衬底基板上的正投影与所述栅绝缘层的图形在所述衬底基板上的正投影重合。
本发明实施例还提供了一种显示基板的制作方法,包括采用如上所述的方法在衬底基板上制作薄膜晶体管。
进一步地,在制作所述薄膜晶体管之后,所述制作方法还包括:
形成钝化层,对所述钝化层进行构图形成暴露出部分所述薄膜晶体管的漏极的第三过孔;
在所述钝化层上形成像素电极的图形,所述像素电极通过所述第三过孔与所述漏极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710317056.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造