[发明专利]移位寄存器单元、移位寄存器电路及驱动方法、显示面板

说明书

本公开涉及一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板。该移位寄存器单元包括：输入模块，响应输入信号将输入信号传至上拉节点；复位模块，响应复位信号将第一电源信号传至上拉节点；输出模块，响应上拉节点将时钟信号传至信号输出端；第一下拉控制模块，响应上拉节点将第一电源信号传至第一和第二下拉控制节点及下拉节点；第二下拉控制模块，响应第二电源信号将第二电源信号传至第一下拉控制节点，响应第一下拉控制节点将第二电源信号传至第二下拉控制节点，响应第二下拉控制节点将第二电源信号传至下拉节点；下拉模块，响应下拉节点将第一电源信号传至上拉节点和信号输出端。本公开可保证信号正常输出并改善降噪能力。

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板。

背景技术

随着光学技术和半导体技术的发展，以液晶显示器(Liquid Crystal Display，LCD)和有机发光二极管显示器(Organic Light Emitting Diode，OLED)为代表的平板显示器具有轻薄、能耗低、反应速度快、色纯度佳、以及对比度高等特点，在显示领域占据了主导地位。近些年来显示装置呈现出了高集成度以及低成本的发展趋势。以阵列基板行驱动(Gate Driver on Array，GOA)技术为代表，利用GOA技术将栅极驱动电路集成于阵列基板的周边区域，从而在实现窄边框设计的同时，可有效降低显示装置的制造成本。

图1为现有技术中常用的一种GOA电路原理图。其中，第八晶体管M8和第九晶体管M9构成降噪处理单元，用于在下拉节点PD的控制下进行降噪处理，且下拉节点PD的电位越高，降噪处理的效果越好。而下拉节点PD的电位由上拉节点PU控制，具体而言，在上拉节点PU为高电位时，第四晶体管M4和第五晶体管M5充分导通，则下拉控制节点PD-CN和下拉节点PD受到第一电源电压VSS的影响下拉为低电位，且第七晶体管M7在下拉控制节点PD-CN的控制下关闭，故下拉节点PD保持低电位。为了达到更好的降噪效果，需要在降噪时提高下拉节点PD的电位，具体可通过提高第二电源电压VDD的电位来实现。但是，第二电源电压VDD过高的电位会使第六晶体管M6充分导通，以使下拉控制节点PD-CN的电位随之上升，从而第七晶体管M7导通，最终导致下拉节点PD的电位升高。参考图2所示，在上拉节点PU置高时，下拉节点PD本应保持低电位，但在第二电源电压VDD的过高电位作用下使得下拉节点PD的电位异常升高，从而导致GOA电路的输出波形异常，无法正常复位且噪音较大。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种移位寄存器单元、移位寄存器电路及其驱动方法、显示面板，进而至少在一定程度上克服由于相关技术的限制和缺陷而导致的一个或者多个问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种移位寄存器单元，包括：

输入模块，连接信号输入端和上拉节点，用于在所述信号输入端的控制下将输入信号传输至所述上拉节点；

复位模块，连接复位信号端、第一电源信号端和所述上拉节点，用于在所述复位信号端的控制下将第一电源信号传输至所述上拉节点；

输出模块，连接所述上拉节点、时钟信号端和信号输出端，用于在所述上拉节点的控制下将时钟信号传输至所述信号输出端；

第一下拉控制模块，连接所述上拉节点、所述第一电源信号端、第一下拉控制节点、第二下拉控制节点、以及下拉节点，用于在所述上拉节点的控制下将所述第一电源信号分别传输至所述第一下拉控制节点、所述第二下拉控制节点、以及所述下拉节点；