[发明专利]一种异或门电路及抗核辐射芯片

权利要求书

1.一种异或门电路，其特征在于，包括：第一阈值增强型反相器（1）、第二阈值增强型反相器（2）以及异或门本体（3），其中，所述第一阈值增强型反相器（1）的输入端与所述异或门本体（3）的第一输入端连接，所述第一阈值增强型反相器（1）的输出端与所述异或门本体（3）的第二输入端连接，所述第二阈值增强型反相器（2）的输入端与所述异或门本体（3）的第三输入端连接，所述第二阈值增强型反相器（2）的输出端与所述异或门本体（3）的第四输入端连接。

2.根据权利要求1所述的异或门电路，其特征在于，所述异或门本体（3）包括：PMOS传输门（4）、NMOS传输门（5）以及异或门输出端（6），其中，所述PMOS传输门（4）的第一输入端与所述第一阈值增强型反相器（1）的输出端连接，所述PMOS传输门（4）的第二输入端与所述第二阈值增强型反相器（2）的输入端连接，所述PMOS传输门（4）的第三输入端与所述第一阈值增强型反相器（1）的输入端连接，所述PMOS传输门（4）的第四输入端与所述第二阈值增强型反相器（2）的输出端连接，所述NMOS传输门（5）的第一输入端与所述第一阈值增强型反相器（1）的输出端连接，所述NMOS传输门（5）的第二输入端与所述第二阈值增强型反相器（2）的输出端连接，所述NMOS传输门（5）的第三输入端与所述第二阈值增强型反相器（2）的输入端连接，所述NMOS传输门（5）的第四输入端与所述第一阈值增强型反相器（1）的输入端连接，所述PMOS传输门（4）的输出端和所述NMOS传输门（5）的输出端均与所述异或门输出端（6）连接。

3.根据权利要求2所述的异或门电路，其特征在于，所述PMOS传输门（4）包括：第一PMOS管（7）、第二PMOS管（8）、第三PMOS管（9）以及第四PMOS管（10），其中，所述第一PMOS管（7）的源极与第一电源连接，所述第一PMOS管（7）的漏极与所述第二PMOS管（8）的源极连接，所述第二PMOS管（8）漏极与所述第三PMOS管（9）的源极以及所述异或门输出端（6）连接，所述第三PMOS管（9）的漏极与所述第四PMOS管（10）的源极连接，所述第四PMOS管（10）的漏极与第二电源连接，所述第一PMOS管（7）的栅极与所述第一阈值增强型反相器（1）的输出端连接，所述第二PMOS管（8）的栅极与所述第二阈值增强型反相器（2）的输入端连接，所述第三PMOS管（9）的栅极与所述第一阈值增强型反相器（1）的输入端连接，所述第四PMOS管（10）的栅极与所述第二阈值增强型反相器（2）的输出端连接。

4.根据权利要求2所述的异或门电路，其特征在于，所述NMOS传输门（5）包括：第一NMOS管（11）、第二NMOS管（12）、第三NMOS管（13）以及第四NMOS管（14），其中，所述第一NMOS管（11）的源极与第三电源连接，所述第一NMOS管（11）的漏极与所述第二NMOS管（12）的源极连接，所述第二NMOS管（12）的漏极与所述第三NMOS管（13）的源极以及所述异或门输出端（6）连接，所述第三NMOS管（13）的漏极与所述第四NMOS管（14）的源极连接，所述第四NMOS管（14）的漏极与第四电源连接，所述第一NMOS管（11）的栅极与所述第一阈值增强型反相器（1）的输出端连接，所述第二NMOS管（12）的栅极与所述第二阈值增强型反相器（2）的输出端连接，所述第三NMOS管（13）的栅极与所述第二阈值增强型反相器（2）的输入端连接，所述第四NMOS管（14）的栅极与所述第一阈值增强型反相器（1）的输入端连接。

5.根据权利要求1所述的异或门电路，其特征在于，所述第一阈值增强型反相器（1）为一加固反相器。

6.根据权利要求1所述的异或门电路，其特征在于，所述第二阈值增强型反相器（2）为一加固反相器。

7.一种抗核辐射芯片，其特征在于，包括如权利要求1至6任一项所述的异或门电路。