[发明专利]功率半导体芯片，该芯片的光刻版及其曝光方法

说明书

本发明公开了一种功率半导体芯片，该芯片的光刻版及其曝光方法，芯片包括：终端区，及位于终端区内的发射极区和栅极区。发射极区包括外围、主发射极区，栅极区包括栅极条、主栅极区、外围栅极和栅电阻。外围栅极位于主栅极区外周，主栅极区位于外围栅极包围的区域中心，外围栅极通过栅极条、栅电阻与主栅极区相连。外围栅极包括以中心对称和/或轴对称结构分布的断开点，外围栅极包围的区域被栅极条分隔为大小相同的若干个主发射极区。每个主发射极区均通过断开点与位于外围栅极外周的外围发射极区连通。本发明能够解决现有大尺寸芯片制作采用多块版拼接时，光刻版数量多、成本高，容易造成拼接误差，无法适用于复杂结构芯片制备的技术问题。

技术领域

本发明涉及电力电子技术领域，尤其是涉及一种功率半导体芯片，该芯片的光刻版及其曝光方法。

背景技术

随着技术的发展以及应用领域的不断扩展，功率半导体器件在现代电力电子技术中占据着越来越重要的地位。目前，功率半导体器件正向高频化、大功率化、智能化和模块化的方向发展。其中，作为功率半导体器件应用的关键技术，如何实现功率半导体模块的大功率容量成为当前该技术领域内研发的重点方向。

为了实现功率半导体模块的大功率容量，现有技术通常采用将数几个甚至十几个小的芯片进行并联封装成一个功率模块以增大其功率密度。目前，大尺寸芯片的制作一般采用多块版直接拼接形成，造成光刻版数量增多、成本增大，且直接拼接时不考虑拼接处图形的关键尺寸，容易造成拼接误差，故只适用于结构简单的芯片(如FRD)制备，而无法适用于具有复杂结构的芯片制备。

在现有技术中，由本申请人于2014年12月15日申请，并于2015年03月25日公开，公开号为CN104465549A的中国发明专利申请《一种功率半导体模块》就公开了一种功率半导体模块，包括：相对设置的外壳上盖和外壳底座，外壳底座设置有多个定位凸台；设置在外壳上盖和外壳底座之间的整体定位装置，整体定位装置设置有与定位凸台的数目相同且位置相同的定位方格。

该申请公开的功率半导体模块通过多个芯片进行压接式封装形成一个功率模块以增大其功率密度，然而这种方式可能带来以下技术问题：

(1)由于每个芯片都需要有源区和终端区，所以芯片的有效面积占比很小；

(2)多个芯片并联封装使得封装结构复杂化，增大模块失效的风险；

(3)多个芯片并联使用时，要求各芯片间的参数匹配很好；

(4)多个芯片在进行压接封装时，可能各芯片间压力不均衡，从而导致芯片失效。

发明内容

有鉴于此，本发明的目的在于提供一种功率半导体芯片，该芯片的光刻版及其曝光方法，以解决现有芯片制作采用多块版直接拼接而成，造成光刻版数量增多、成本增大，且直接拼接时不考虑拼接处图形的关键尺寸，容易造成拼接误差，无法适用于具有复杂结构的芯片制备的技术问题。

为了实现上述发明目的，本发明具体提供了一种功率半导体芯片的技术实现方案，一种功率半导体芯片，包括：终端区，以及位于所述终端区内的发射极区和栅极区。所述发射极区包括外围发射极区和主发射极区，所述栅极区包括栅极条、主栅极区、外围栅极和栅电阻。所述外围栅极位于所述主栅极区的外周，所述主栅极区位于所述外围栅极包围的区域中心，所述外围栅极通过所述栅极条与所述主栅极区相连，所述栅极条上设置有栅电阻。所述外围栅极包括以中心对称和/或轴对称结构分布的断开点，所述外围栅极包围的区域被所述栅极条分隔为大小相同的若干个主发射极区，每个主发射极区均通过所述断开点与位于所述外围栅极外周的外围发射极区连通。

优选的，所述芯片正面的发射极区和栅极区通过金属化工艺形成有第一金属化层，在所述第一金属化层上设置有介质层，所述介质层的范围与芯片一致，在位于所述主发射极区和所述主栅极区的介质层中设置介质层通孔。

优选的，所述第一金属化层的厚度为1～15μm。