[发明专利]一种高带宽的多尺度故障位图缓存结构

说明书

本发明专利提出了一种实现快速和高带宽的查询缓存各级逻辑结构故障的机制和存储结构。可以多尺度的标示缓存组、缓存行以及缓存子块的故障情况，支持高性能的容错缓存架构。本发明专利提出了静态分配和动态分配两种不同的位图空间配置方式，实现了更低的存储开销。

所属技术领域

本发明专利涉及一种快速的高带宽的标示缓存阵列中各级逻辑组织结构中的故障分布情况的机制和存储结构。

背景技术

不仅漏检和磨损老化导致的永久故障对出厂后的芯片的可靠性造成影响，而且，出厂前难以检测的，时间上随机发生的，位置固定的，持续一定周期的，但可恢复的间隙性位失效对出厂后的芯片的可靠性也造成严重影响。应对暂态故障有效地纠错检错码在处理间隙性位失效时，也面临延迟开销大的问题，而且会减弱对暂态故障的处理，引起多位位故障。有效的标示这些位故障成为缓存正常工作的必要条件。这些位故障会导致缓存的各级逻辑组织结构的故障，引起缓存工作异常。

发明内容

本专利提出了一种实现快速和高带宽的查询缓存各级逻辑结构故障的机制和存储结构。可以多尺度的标示缓存组、缓存行以及缓存子块的故障情况，缓存中一片连续字节组成一个缓存子块，一个缓存行由若干个缓存子块构成，一个缓存组由若干个缓存行组成，支持高性能的容错缓存架构。本专利提出了静态分配和动态分配两种不同的位图空间配置方式，实现了更低的存储开销。

本发明在静态分配模式下存储结构，如图1，图2所示，具有如下特征：

1.本存储结构由缓存组及缓存行故障位图阵列和子块故障位图阵列两部分组成，其中缓存组及缓存行故障位图阵列主要包括缓存组故障位图域，缓存行故障位图域。子块故障位图阵列主要包括标志标示域和缓存子块故障位图域。

2.缓存组故障位图域，由若干位构成，标示了该缓存组的故障程度，无故障，有故障且无法修复和有故障且可以修复等几种情况

3.缓存行故障位图域，由若干位构成，标示了缓存组中的缓存行的故障情况，各行故障情况由其对应位标示。

4.指向缓存子块的指针域，动态分配模式下由若干位构成，指向所对应的缓存行的起始位置。

5.标志标示域，固定分配模式下由若干位构成，为同一缓存组对应的缓存行进行编号。。

6.缓存子块故障位图域，由若干位构成，标示了缓存子块的故障情况。

本发明在动态分配模式下存储结构，如图3，图4所示，具有如下特征：

1.本存储结构由缓存组及缓存行故障位图阵列和子块故障位图阵列两部分组成，其中缓存组及缓存行故障位图阵列主要包括缓存组故障位图域，缓存行故障位图域，指向缓存子块的指针域。子块故障位图阵列主要包括分区标示域和缓存子块故障位图域。

2.缓存组故障位图域，由若干位构成，标示了该缓存组的故障程度，无故障，有故障且无法修复和有故障且可以修复等几种情况

3.缓存行故障位图域，由若干位构成，标示了缓存组中的缓存行的故障情况，各行故障情况由其对应位标示。

4.指向缓存子块的指针域，动态分配模式下由若干位构成，指向所对应的缓存行的起始位置。

5.分区标示域，动态分配模式下由若干位构成，其组合分别表示缓存组起始缓存行，缓存组中间缓存行以及缓存组终止缓存行。

6.缓存子块故障位图域，由若干位构成，标示了缓存子块的故障情况

本发明提出了两种初始化方式，分为动态分配模式下的初始化和静态分配模式下的初始化：

本存储结构在系统初始化时填充，在电压频率动态调整时更新，类似于IntelPellson。可以根据奇偶校验的结果，及时更新。如果多次连续发现位故障，可以认为发生间歇性位失效。