[发明专利]驱动器

说明书

一种驱动器，具有多个驱动单元且适用于发射器，包括：去加重子驱动器以及前冲子驱动器。去加重子驱动器包括第一数量的驱动单元，其中第一数量的驱动单元根据第一选择信号接收去加重信号而输出去加重电流，以及根据第一选择信号的反向接收主要数据信号而输出主要数据电流。前冲子驱动器包括第二数量的驱动单元，其中第二数量的驱动单元根据第二选择信号接收前冲信号而输出前冲电流，以及根据第二选择信号的反向接收主要数据信号而输出主要数据电流。本发明能够减少电路面积以及降低寄生电容。

技术领域

本发明有关于适用于发射器的一种驱动器，特别是有关于一种适用于发射器且可共用电流源的驱动器。

背景技术

在序列器/解序列器(SerDes ePHY)中，发射器包括并行输入/串行输出(Parallelinput Serial output,PISO)以及驱动器，来将高速串行差动信号发射至通道。然而，序列器/解序列器(SerDes ePHY)必须兼容不同的衰减通道，因此发射器的均衡器必须覆盖更宽的范围以及更高的校准精度。

再者，越高的操作速度大幅降低了序列器/解序列器(SerDes ePHY)的发射器的输出寄生电容的容忍值，因此我们有需要针对覆盖更宽的范围、更高的校准精度以及更小的输出寄生电容，而对驱动器进行改良。

发明内容

有鉴于此，本发明提出一种驱动器，具有多个驱动单元且适用于一发射器，包括：一去加重子驱动器以及一前冲子驱动器。上述去加重子驱动器包括一第一数量的上述驱动单元，其中上述第一数量的上述驱动单元根据一第一选择信号接收一去加重信号而输出一去加重电流，其中上述第一数量的上述驱动单元根据上述第一选择信号的反向接收一主要数据信号而输出一主要数据电流。上述前冲子驱动器包括一第二数量的上述驱动单元，其中上述第二数量的上述驱动单元根据一第二选择信号接收一前冲信号而输出一前冲电流，其中上述第二数量的上述驱动单元根据上述第二选择信号的反向接收上述主要数据信号而输出上述主要数据电流。

根据本发明的一实施例，驱动器还包括：一主要数据驱动器。上述主要数据驱动器包括一第三数量的上述驱动单元，其中上述第三数量的上述驱动单元根据一第三选择信号接收上述主要数据信号而输出上述主要数据电流，其中上述去加重子驱动器以及上述前冲子驱动器的上述驱动单元与上述主要数据驱动器共用。

根据本发明的一实施例，上述第一数量的上述驱动单元的一第一部分输出上述主要数据电流，上述第二数量的上述驱动单元的一第二部分输出上述主要数据电流，其中接收上述主要数据信号的上述驱动单元的数量为上述第一部分、上述第二部分以及上述第三数量之和。

根据本发明的一实施例，上述驱动单元的每一个包括：一多工器、一单端转双端电路、一第一电流源、一第二电流源以及一驱动电路。上述多工器包括一第一输入节点以及一第二输入节点，其中上述多工器根据一选择信号，输出上述第一输入节点的信号以及上述第二输入节点的信号中的一个，其中上述第一输入节点接收上述主要数据信号，上述第二输入节点接收上述去加重信号以及上述前冲信号中的一个。上述单端转双端电路将上述多工器输出的信号转换为一第一驱动信号、一第一反向驱动信号、一第二驱动信号以及一第二反向驱动信号。上述第一电流源自一第一节点获得一电流值。上述第二电流源输出上述电流值至一第二节点。上述驱动电路耦接于上述第一节点以及上述第二节点之间，用以分别对一反向信号输出节点以及一信号输出节点输出或获得上述电流值。

根据本发明的一实施例，上述驱动电路包括：一第一N型晶体管、一第二N型晶体管、一第一P型晶体管以及一第二P型晶体管。上述第一N型晶体管接收上述第一驱动信号且耦接于上述信号输出节点以及上述第一节点之间。上述第二N型晶体管接收上述第一反向驱动信号且耦接于上述反向信号输出节点以及上述第一节点之间。上述第一P型晶体管接收上述第二驱动信号且耦接于上述第二节点以及上述反向信号输出节点之间。上述第二P型晶体管接收上述第二反向驱动信号且耦接于上述第二节点以及上述信号输出节点之间。