[发明专利]一种静电防止电路、阵列基板及显示装置

权利要求书

1.一种静电防止电路，其特征在于，所述静电防止电路包括由薄膜晶体管组成的静电保护回路；至少一个所述薄膜晶体管的栅极设置有电容器；

其中，所述静电防止电路包括至少两组静电保护回路；所述至少两组静电保护回路相互连接，形成双向对称的静电防止电路；

其中，所述静电防止电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第一电容器和第二电容器；

所述第一薄膜晶体管的栅极与第一电容器的一端连接，所述第一电容器的另一端与第一薄膜晶体管的漏极、第二薄膜晶体管的第一极连接；

所述第二薄膜晶体管的栅极与第一薄膜晶体管的源极、第三薄膜晶体管的源极连接；

所述第三薄膜晶体管的栅极与第二电容器的一端连接，所述第二电容器的另一端与第三薄膜晶体管的漏极、第二薄膜晶体管的第二极连接；

所述第二薄膜晶体管的第一极和第二极分别作为源极/漏极或者漏极/源极；

或者，

所述静电防止电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第一电容器和第二电容器；

所述第一薄膜晶体管的栅极与第一电容器的一端连接，所述第一电容器的另一端与第一薄膜晶体管的漏极、第二薄膜晶体管的漏极、第四薄膜晶体管的源极连接；

所述第三薄膜晶体管的栅极与第二电容器的一端连接，所述第二电容器的另一端与第三薄膜晶体管的漏极、第四薄膜晶体管的漏极、第二薄膜晶体管的源极连接；

所述第二薄膜晶体管的栅极与第一薄膜晶体管的源极连接；所述第四薄膜晶体管的栅极与第三薄膜晶体管的源极连接。

2.根据权利要求1所述的静电防止电路，其特征在于，所述薄膜晶体管为N型MOS管。

3.根据权利要求1所述的静电防止电路，其特征在于，所述静电防止电路的两端分别与第一连接线和第二连接线连接，用于实现第一连接线与第二连接线之间的静电保护；所述第一连接线为第一信号线，所述第二连接线为第二信号线。

4.根据权利要求3所述的静电防止电路，其特征在于，所述信号线为栅极信号线或者数据信号线。

5.根据权利要求1所述的静电防止电路，其特征在于，所述静电防止电路的两端分别与第一连接线和第二连接线连接，用于实现第一连接线与第二连接线之间的静电保护；所述第一连接线为信号线，所述第二连接线为短路环；或者，所述第一连接线为短路环，所述第二连接线为信号线。

6.根据权利要求5所述的静电防止电路，其特征在于，所述短路环为栅极信号线短路环或者数据信号线短路环。

7.根据权利要求5所述的静电防止电路，其特征在于，所述静电防止电路为多组，且所述多组静电防止电路的一端均连接到短路环中，另一端与不同的信号线连接。

8.一种阵列基板，其特征在于，所述阵列基板上设置有如权利要求1-7任一项所述的静电防止电路。

9.一种显示装置，其特征在于，显示装置上设置有权利要求8所述的阵列基板。