[发明专利]半导体结构及其形成方法

说明书

一种半导体结构的形成方法，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，从而使晶体管的沟道漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于鳍部的多侧控制电路的接通与断开。这种设计能够增加栅极对沟道区的控制，从而能够很好地抑制晶体管的短沟道效应。然而，鳍式场效应晶体管仍然存在短沟道效应。

为了进一步减小短沟道效应对半导体器件的影响，降低沟道漏电流。一种方法是通过对鳍部底部进行防穿通注入，减少漏源穿通的可能性，降低短沟道效应。

然而，所述半导体结构的形成方法容易影响所形成半导体结构的性能。

发明内容

本发明解决的问题是提供一种半导体及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底上设置有鳍部，相邻鳍部之间具有鳍部间隙；在所述鳍部上方设置硬掩模；在所述硬掩模上方形成防穿通层，所述防穿通层中有防穿通离子；形成防扩散层，所述防扩散层的高度低于所述鳍部的高度，向所述鳍部间隙中注入防扩散离子，所述防扩散离子能够阻止所述防穿通离子向鳍部顶部扩散；去除所述硬掩模；进行退火。

可选的，退火温度大于或等于850℃。

可选的，向所述防扩散层中注入的离子是碳离子、锗离子和氮离子中的一种或多种组合。

可选的，所述防穿通层上方形成有保护层，所述保护层防止所述防穿通离子向上方扩散。

可选的，所述保护层的材料是氮化硅、SION、SICB、SiBCN、SiOCN中的一种或几种。

可选的，所述防穿通层覆盖所述鳍部间隙。

可选的，形成防扩散层包含：形成初始防扩散层，所述初始防扩散层覆盖整个鳍部，所述初始防扩散层采用流体化学气相沉积工艺形成；对所述初始防扩散层进行第一退火工艺，所述第一退火工艺温度为400℃-650℃；对所述初始防扩散层进行热离子注入，所述热离子注入工艺温度为450℃-500℃；刻蚀所述初始防扩散层，使之高度低于所述鳍部的高度，形成防扩散层。

可选的，在进行热离子注入后，对所述初始防扩散层进行第二退火工艺，所述第二退火工艺温度为500℃-700℃。

可选的，所述热离子注入工艺中，注入的离子是He。

可选的，所述热离子注入的能量为1-50Kev，注入的剂量为1.0e14-1.0e19atm/cm²。

可选的，形成防扩散层后，刻蚀所述防穿通层和所述保护层，使防穿通层和所述保护层的高度与所述防扩散层齐平。

可选的，在设置硬掩模后，在硬掩模上方覆盖氧化层，所述氧化层在形成防穿通层之前去除。