[发明专利]用于CDR的二进制码相位插值电路有效
| 申请号： | 201710338567.3 | 申请日： | 2017-05-12 |
| 公开（公告）号： | CN107171779B | 公开（公告）日： | 2019-12-20 |
| 发明（设计）人： | 赵玉月;杨煜;沈广振 | 申请（专利权）人： | 无锡中微亿芯有限公司 |
| 主分类号： | H04L7/033 | 分类号： | H04L7/033;H04L7/00;H03L7/08 |
| 代理公司： | 32002 总装工程兵科研一所专利服务中心 | 代理人： | 杨立秋 |
| 地址： | 214000 江苏省无锡市滨湖*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 用于 cdr 二进制码 相位 电路 | ||
1.一种用于CDR的二进制码相位插值电路，其特征是：包括译码电路(10)，所述译码电路(10)的输出端与相位选择电路(11)以及相位加权电路(12)连接，相位选择电路(11)的输出端与相位加权电路(12)连接；
译码电路(10)接收相位控制总线信号，并根据相位控制总线信号同步输出所需的相位选择信号以及相位加权信号，相位选择电路(11)根据译码电路(10)输出的相位选择信号选择输出所需的差分时钟，相位加权电路(12)根据译码电路(10)输出的相位加权信号以及相位选择电路(11)输出的差分时钟输出所需相位的时钟。
2.根据权利要求1所述的用于CDR的二进制码相位插值电路，其特征是：所述译码电路(10)接收相位控制信号为Q[7:0]时，所述译码电路(10)包括第一D触发器(13)、第二D触发器(14)、第三D触发器(16)、第四D触发器(19)、第五D触发器(21)、第六D触发器(23)、第七D触发器(25)、第八D触发器(27)以及第九D触发器(29)；
第一D触发器(13)的D端接收相位控制信号Q7，第一D触发器(13)的Q端输出相位选择信号P7；第二D触发器(14)的D端接收相位控制信号Q6，第二D触发器(14)的Q端输出相位选择信号P6；第三D触发器(16)的D端与第一异或门(15)的输出端连接，第一异或门(15)接收相位控制信号Q6和相位控制信号Q5，第三D触发器(16)的Q端输出相位选择信号P5 xor P6；第四D触发器(19)的D端与第二异或门(18)的输出端连接，第二异或门(18)的一输入端接收相位控制信号Q7，第二异或门(18)的另一输入端连接与门(17)的输出端，与门(17)的输入端接收相位控制信号Q6和相位控制信号Q5，第四D触发器(19)的Q端输出相位选择信号(P5&P6)xor P7；
第五D触发器(21)的D端与第三异或门(20)的输出端连接，第三异或门(20)的输入端分别接收相位控制信号Q4和相位控制信号Q5，第五D触发器(21)的Q端输出相位加权信号P4xor P5，第五D触发器(21)的/Q端输出相位加权信号P4 xnor P5；
第六D触发器(23)的D端与第四异或门(22)的输出端连接，第四异或门(22)的输入端分别接收相位控制信号Q3和相位控制信号Q5，第六D触发器(23)的Q端输出相位加权信号P3xor P5，第六D触发器(23)的/Q端输出相位加权信号P3 xnor P5；
第七D触发器(25)的D端与第五异或门(24)的输出端连接，第五异或门(24)的输入端分别接收相位控制信号Q2和相位控制信号Q5，第七D触发器(25)的Q端输出相位加权信号P2xor P5，第七D触发器(25)的/Q端输出相位加权信号P2 xnor P5；
第八D触发器(27)的D端与第六异或门(26)的输出端连接，第六异或门(26)的输入端分别接收相位控制信号Q1和相位控制信号Q5，第八D触发器(27)的Q端输出相位加权信号P1xor P5，第八D触发器(27)的/Q端输出相位加权信号P1 xnor P5；
第九D触发器(29)的D端与第七异或门(28)的输出端连接，第七异或门(28)的输入端分别接收相位控制信号Q0和相位控制信号Q5，第九D触发器(29)的Q端输出相位加权信号P0xor P5，第九D触发器(29)的/Q端输出相位加权信号P0 xnor P5。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡中微亿芯有限公司，未经无锡中微亿芯有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201710338567.3/1.html，转载请声明来源钻瓜专利网。
