[发明专利]存储器系统、存储器阵列及其读和编程操作方法

说明书

一种存储器系统、存储器阵列及其读和编程操作方法，存储器阵列包括呈阵列排布的闪存单元；每一闪存单元包括N个分栅闪存单元，每一分栅闪存单元具有源极、漏极、字线栅、第一和第二控制栅；N个分栅闪存单元的第一控制栅均连接第一控制栅线，N个分栅闪存单元的第二控制栅均连接第二控制栅线，N个分栅闪存单元的字线栅均连接字线；N个分栅闪存单元中的第i个分栅闪存单元的漏极经由接触孔连接第i位线，第i个分栅闪存单元的源极经由接触孔连接第i+1位线，第j个分栅闪存单元的源极经由接触孔连接第j位线，第j个分栅闪存单元的漏极经由接触孔连接第j+1位线；N≥3且为正整数，i为奇数，j为偶数。本发明方案可降低存储器阵列的面积。

技术领域

本发明涉及领域存储器技术领域，特别涉及一种存储器系统、存储器阵列及其读和编程操作方法。

背景技术

闪存(Flash)作为一种非易失性存储器，如今已成为非易失性半导体存储技术的主流。在各种各样的闪存器件中，基本可以分为叠栅结构和分栅结构两种类型。其中，叠栅结构存在过擦除问题，使得其电路设计复杂；相对而言，分栅结构有效避免了过擦除效应，使得电路设计相对简单。此外，相比叠栅结构，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，使得分栅型闪存被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

在分栅结构的闪存中，每一个分栅闪存单元分别可以具有源极、漏极、第一控制栅、字线栅和第二控制栅。并且，在闪存中，每一个分栅闪存单元的源极和漏极分别连接对应的位线，字线栅连接字线，控制栅分别连接对应的控制栅线，也即一般而言，每一分栅闪存单元对应地连接两条位线。为了节约面积，进一步地出现了每两个分栅闪存单元对应地连接三条位线的结构，也即其中一条位线被相邻的两个分栅闪存单元共享。

在存储器中包含有存储器阵列以及其他电路模块，如灵敏放大器(SensitiveAmplifier，简称SA)、译码器等。由于存储器阵列的面积紧密地关系到存储器的成本，因此，在存储器设计中，如何不断地降低存储器阵列的面积始终是设计者面临的技术问题。

发明内容

本发明解决的技术问题是如何有效地降低存储器阵列的面积。

为解决上述技术问题，本发明实施例提供一种存储器阵列，包括呈阵列排布的闪存单元；每一所述闪存单元包括N个分栅闪存单元，每一分栅闪存单元具有源极、漏极、第一控制栅、字线栅和第二控制栅；所述N个分栅闪存单元的第一控制栅均连接第一控制栅线，所述N个分栅闪存单元的第二控制栅均连接第二控制栅线，所述N个分栅闪存单元的字线栅均连接字线；所述N个分栅闪存单元中的第i个分栅闪存单元的漏极经由接触孔连接第i位线，第i个分栅闪存单元的源极经由接触孔连接第i+1位线，第j个分栅闪存单元的源极经由接触孔连接第j位线，第j个分栅闪存单元的漏极经由接触孔连接第j+1位线；其中，N为大于等于3的正整数，i为奇数，j为偶数。

可选地，对于所述存储器阵列的每一行闪存单元中相邻的第一闪存单元和第二闪存单元，当N为奇数时，所述第一闪存单元中所有引出漏极的接触孔与所述第二闪存单元中所有引出源极的接触孔在行方向上排布于同一延伸线上，且所述第一闪存单元中所有引出源极的接触孔与所述第二闪存单元中所有引出漏极的接触孔在行方向上排布于同一延伸线上；当N为偶数时，所述第一闪存单元中所有引出漏极的接触孔与所述第二闪存单元中所有引出漏极的接触孔在行方向上排布于同一延伸线上，且所述第一闪存单元中所有引出源极的接触孔与所述第二闪存单元中所有引出源极的接触孔在行方向上排布于同一延伸线上。

可选地，相邻两列闪存单元之间具有浅沟槽隔离区，其中，各个浅沟槽隔离区的延伸方向相同且宽度相等；各个位线的延伸方向相同且宽度相等；各个接触孔的内径相等。