[发明专利]形成金属内连线的方法和使用其制造半导体装置的方法

说明书

本发明揭示一种形成金属内连线的方法和使用其制造半导体装置的方法，所述形成金属内连线的方法包含：沉积低介电常数介电层、在所述低介电常数介电层中形成沟槽、在所述沟槽中形成势垒层、在所述势垒层上填充金属、使所述金属平坦化和在经平坦化的所述金属上形成罩盖层，其中所述罩盖层包含至少两个层。本揭示的半导体装置中的罩盖层具有更薄的厚度且具有优异的密封性质。

相关申请案的交叉参考

本申请案要求2016年5月17日在韩国知识产权局递交的韩国专利申请案第10-2016-0060210号的权益，所述申请案的揭示内容被以引用的方式全部并入本文中。

技术领域

一或多个实施例涉及一种形成金属内连线的方法和一种使用所述方法制造半导体装置制造设备中的半导体装置的方法。

背景技术

随着半导体装置的大小缩小，半导体装置的响应时间放慢，这是归因于布线结构中的金属内连线的线路电阻和包围金属内连线的层间介电层的介电常数。此类问题被称作电阻-电容(resistance-capacitance；RC)延迟。为了减小RC延迟，将金属内连线的材料从铝改变到具有低于铝的电阻的电阻的铜，且将包围金属内连线的层间介电层的材料改变到具有较低介电常数的材料。

根据现有技术，在化学机械平坦化(chemical-mechanical planarization；CMP)工艺后，将SiCN层沉积于布线层上。SiCN层防止蚀刻气体(例如干式蚀刻气体)或水(H₂O)穿透到具有多孔结构和低介电常数的层间介电层内，且用作蚀刻终止层(etch-stop layer；ESL)。同时，随着装置的大小缩小，存在对于更薄SiCN层的需求。然而，更薄SiCN膜(例如具有小于的厚度)导致在防止水分或水穿透到子层低介电常数膜过程中的限制(归因于介电常数的限制等)。

发明内容

一或多个实施例包含一种沉积具有小于现有罩盖层(即，SiCN层)的厚度的厚度和用于保护子层低介电常数层不受水或水分的优异密封性质的薄膜的方法。

额外方面将部分地在接下来的描述中得到阐述，并且部分地将从所述描述显而易见或者可以通过对所提出的实施例的实践获悉。

根据一或多个实施例，一种形成金属内连线的方法包含：沉积低介电常数介电层；在所述低介电常数介电层中形成沟槽；在所述沟槽中形成势垒层；在所述势垒层上填充金属；使所述金属平坦化；以及在经平坦化的所述金属上形成罩盖层，其中所述罩盖层包含至少两个层且具有等于或小于的厚度。

形成所述罩盖层可包含沉积第一氮化物层和第二氮化物层。

沉积所述第一氮化物层和所述第二氮化物层可包含：沉积氮化铝(AlN)层；以及沉积氮化硅(SiN)层。

可通过使用等离子增强型原子层沉积(plasma-enhanced atomic layerdeposition；PEALD)方法来形成所述氮化铝层。沉积所述氮化铝层的沉积可包含进行多个循环，其中所述多个循环中的每一个包含：供应铝(A1)源气体；供应冲洗气体；供应反应性气体和通过使用等离子来活化所述反应性气体；以及供应所述冲洗气体，其中在所述多个循环期间将所述冲洗气体连续地供应到反应性空间。所述铝源气体可包含三甲基铝(Al(CH₃)₃或TMA)，且所述反应性气体可包含氮与氢的气体混合物。

可通过使用脉冲式等离子增强型化学气相沉积(脉冲式-PECVD、P-PECVD)方法来形成所述氮化硅层。沉积所述氮化硅层可包含进行多个循环，其中所述多个循环中的每一个包含：供应硅(Si)源气体；供应冲洗气体；供应反应性气体和通过使用等离子来活化所述反应性气体；以及供应所述冲洗气体，其中在所述多个循环期间将所述反应性气体、所述冲洗气体和所述等离子连续地供应到反应性空间。

所述硅源气体可包含硅烷气体。