[发明专利]有源随机存取存储器

说明书

技术领域

本发明实施例涉及有源随机存取存储器。

背景技术

半导体装置通常由其最慢路径限制。即，如果取决于一种类型的操作的境况，半导体装置可在实行时间段的范围中执行所述操作(例如，存储器读取操作在一个境况中耗费0.4ns但在另一境况中耗费0.9ns)，那么所述半导体的规范通常由所述范围的最慢实行时间限制(例如，预期全部读取操作在≥0.9ns中完成)。

发明内容

根据本发明的实施例，一种在随机存取存储器处处理命令的方法包含：接收从所述随机存取存储器读取数据或将数据写入到所述随机存取存储器的一系列命令，其中所述随机存取存储器可在所述系列命令匹配模式时以第一速率处理命令，且其中所述随机存取存储器可在所述系列命令不匹配所述模式时以第二较慢速率处理命令；基于所述系列命令中的至少当前命令及先前命令确定所述系列命令是否匹配所述模式；当所述确定确定所述系列命令匹配所述模式时，确证就绪信号或等待预定数目个时钟循环，其中所述随机存取存储器经配置以在所述系列的多个命令的周期内匹配所述模式且确证所述就绪信号时快于所述第二速率接收且处理命令。

根据本发明的实施例，一种随机存取存储器包含：多个数据单元，其等布置为行及列；命令接收电路，其经配置以接收从所述随机存取存储器读取数据或将数据写入到所述随机存取存储器的一系列命令，其中所述随机存取存储器可在所述系列命令匹配模式时以第一速率处理命令，且其中所述随机存取存储器可在所述系列命令不匹配所述模式时以第二较慢速率处理命令；模式检测电路，其经配置以确定所述系列命令是否匹配所述模式，其中所述模式检测电路经配置以在所述系列命令匹配所述模式时从所述随机存取存储器的接口确证就绪信号，所述就绪信号对外部实体通知所述随机存取存储器可以所述第一速率接收命令。

根据本发明的实施例，一种系统包含：主控装置，其以第一时钟速率操作；随机存取存储器，其经配置以从所述主控装置接收命令，其中所述随机存取存储器能够以至少与所述第一时钟速率同样快的第一速率回应于匹配模式的数据读取命令，且其中所述随机存取存储器无法与所述第一时钟速率同样快地回应于不匹配所述模式的数据读取命令，其中所述随机存取存储器包含模式匹配电路，所述模式匹配电路经配置以基于至少当前读取命令及紧接在前的读取命令而确定经接收读取命令是否匹配所述模式，其中当所述模式匹配电路确定匹配时，所述随机存取存储器输出对所述主控装置指示所述随机存取存储器可以所述第一时钟速率接收读取命令的就绪信号。

根据本发明的实施例，一种系统包含：随机存取存储器；随机存取存储器存取控制器，其经配置以：检测所述随机存取存储器是否准备好处理当前命令；当所述随机存取存储器准备好时，将所述当前命令发送到所述随机存取存储器；当所述随机存取存储器未准备好时，等待预定时间间隔直到所述随机存取存储器准备好处理所述当前命令，其中所述随机存取存储器存取控制器包括命令比较器及发送器，所述命令比较器及发送器经配置以基于所述当前命令及紧接在前的命令而确定所述随机存取存储器是否准备好处理所述当前命令，其中所述命令比较器及发送器基于所述当前命令及所述紧接在前的命令之间的至少一部分匹配的检测而确定所述随机存取存储器准备好处理所述当前命令。

附图说明

当结合附图阅读时从以下详细描述最佳理解本揭露的方面。应注意，根据业界中的标准实践，各种装置未按比例绘制。事实上，为了清楚论述起见，可任意增大或减小各种装置的尺寸。

图1是描绘根据一些实施例的包括模式检测电路的随机存取存储器读取路径的图式。

图2是指示在不同时间中完成读取操作的用于处置读取命令到常规存储器的发射的一个机制的时序图。

图3是根据一些实施例的利用存储器中的模式检测电路的用于发射读取命令的第二机制的实例。

图4是描绘在最坏情况案例下的包括模式匹配电路的存储器的读取操作性能的图式。

图5A及5B是分别描绘根据一些实施例的利用就绪信号或等待时间间隔以控制存储器的读取操作的例示性程序的流程图。

图6是描绘根据一些实施例的包括第二平行写入路径及模式检测电路的存储器的图式。

图7是指示在不同时间中完成写入操作的用于处置写入命令到常规存储器的发射的一个机制的时序图。

图8是绘示利用存储器中的模式检测电路的用于发射写入命令的第二机制的时序图。

图9是描绘在最坏情况案例下的包括模式匹配电路的存储器的性能的图式。