[发明专利]相关运算电路和半导体器件

权利要求书

1.一种相关运算电路，所述相关运算电路计算在顺序地输入的时间序列数据和由多个检测图案数据表示的检测图案之间的相关函数，

所述相关运算电路包括：

第一存储器，所述第一存储器存储所述多个检测图案数据；

乘法器；

加法器；

第二存储器，由所述乘法器和所述加法器进行的乘积和运算的中间数据能够存储在所述第二存储器中；以及

比较器，

其中，所述乘法器将一个输入时间序列数据顺序地乘以从所述第一存储器顺序地读取的所述多个检测图案数据，并且将计算的乘积顺序地供应给所述加法器的一个输入，

其中，与所述乘法同步地，从所述第二存储器读取对应的中间数据，以顺序地供应给所述加法器的另一输入，并且所述加法器将所述乘积加到所述对应的中间数据以作为所述中间数据写回到所述第二存储器，

其中，通过累加在所有所述多个检测图案数据和与所述检测图案数据一样多的所述多个时间序列数据之间的所述乘积而获得的数据，被用作结果数据，并且

其中，所述比较器将所述结果数据与预定的指定值进行比较。

2.根据权利要求1所述的相关运算电路，还包括A/D转换器，

其中，所述A/D转换器顺序地将待输入的模拟信号转换为数字值，并且将所述数字值作为所述时间序列数据供应给所述加法器。

3.根据权利要求1所述的相关运算电路，还包括串行/并行转换器，

其中，所述串行/并行转换器将作为串行数据输入的数字值转换成并行数据，并且将所述并行数据作为所述时间序列数据供应给所述乘法器。

4.一种相关运算电路，所述相关运算电路计算在顺序地输入的时间序列数据与由N个检测图案数据表示的检测图案之间的相关函数，N为等于或大于2的整数，

所述相关运算电路包括：

第一存储器，所述第一存储器存储所述N个检测图案数据；

乘法器；

加法器；

第二存储器，由所述乘法器和所述加法器进行的乘积和运算的中间数据能够存储在所述第二存储器中；以及

比较器，

其中，所述乘法器将一个输入时间序列数据顺序地乘以从所述第一存储器顺序地读取的第一至第N个检测图案数据，并且将计算的第一至第N个乘积顺序地供应给所述加法器的一个输入，

其中，所述第一检测图案数据和所述一个输入时间序列数据之间的乘积用作第一乘积，并且对应于所述第一乘积的第一中间数据为0，

其中，与所述乘法同步地，从所述第二存储器读取分别与其它乘积对应的其它中间数据，以顺序地供应给所述加法器的另一输入，并且所述加法器将所述乘积加到所述对应的中间数据以作为所述中间数据写回到所述第二存储器，

其中，通过对所有所述N个检测图案数据和所述N个时间序列数据之间的乘积进行累加而获得的数据，被用作结果数据，以及

其中，所述比较器将所述结果数据与预定的指定值进行比较。

5.根据权利要求4所述的相关运算电路，还包括A/D转换器，

其中，所述A/D转换器顺序地将待输入的模拟信号转换为数字值，并且将所述数字值作为所述时间序列数据供应给所述乘法器。

6.根据权利要求4所述的相关运算电路，还包括串行/并行转换器，

其中，所述串行/并行转换器将作为串行数据输入的数字值转换成并行数据，并且将所述并行数据作为所述时间序列数据供应给所述乘法器。