[发明专利]一种应用复合指令加快数据流结构中指令执行速度的方法

权利要求书

1.一种应用复合指令加快数据流结构中指令执行速度的方法，该方法应用于一数据流处理的硬件架构中，以加快指令执行速度，其特征在于，包括以下步骤：

S1：判断数据流结构中两条相互依赖的指令是否可以结合为一条复合指令，判断方式为：第二条指令是否只依赖于第一条指令，如果是，则进行步骤S2；

S2：将第一条指令和第二条指令结合为一条复合指令，其中，第一条指令和第二条指令的指令格式如下表：

其中，第一条指令的目的指令为目的指令0～N1，第二条指令的目的指令为目的指令0～N2，第一条指令中的“目的指令0”指向第二条指令，

结合后的复合指令的指令格式如下表：

其中，复合指令的源操作数个数与第一条指令的源操作数的个数相同，复合指令中的前N1条目的指令依次对应第一条指令中的目的指令1～N1，复合指令中的其余指令依次对应第二条指令中的各条目的指令；

S3：将向第一条指令提供源操作数的目的指令修改为结合后的复合指令；

S4：对数据流结构中所有两条相互依赖指令均执行上述步骤S1～S3；

S5：针对数据流中的指令集，于译码器中构建一复合指令列表，所述复合指令列表包含多个复合指令项目，每一指令项目包含复合指令名称以及该复合指令名称对应的第一条指令名称和第二条指令名称；

S6：在数据流处理的硬件架构中设置一数据选择器和多个缓冲单元，其中，缓冲单元的数量与运算部件的流水线拍数相同，所述译码器与所述数据选择器的第一输入端连接，所述数据选择器的输出端与运算部件连接，多个缓冲单元串接并与所述数据选择器和运算部件并行设置，所述运算部件的最后一拍与最后一个缓存单元连接后进一步与所述数据选择器的第二输入端连接以构成一旁路逻辑；

S7：译码器依次接收指令选择器发送来的指令，若译码器接收到的由指令选择器发送来的指令为复合指令，译码器则根据所述复合指令列表将其拆分为对应的第一指令和第二指令；

S8：所述数据选择器的第一输入端和第二输入端分别接收由所述译码器和所述旁路逻辑发送的指令，于接收到所述译码器发送的指令的同时判断旁路逻辑是否有发送来的指令，若为是，所述数据选择器则优先将旁路逻辑发送来的指令发送至运算部件，之后再将所述译码器发送来的指令发送至运算部件，若为否，所述数据选择器则直接将所述译码器发送来的指令发送至运算部件，其中，当指令为复合指令时，所述数据选择器是将第一指令发送至运算部件，第二指令则由译码器发送至第一个缓冲单元；

S9：运算部件按照运算流水依次执行其中的指令，多个缓冲单元以与所述运算部件中的流水同步的速度将其中的指令依次传递至下一个缓冲单元；

S10：对于非复合指令，所述运算部件执行完运算流水的最后一拍后直接输出运算结果，对于复合指令，当运算部件执行完第一指令的运算流水的最后一拍并输出运算结果后，该运算结果与最后一个缓存单元输出的第二指令合并后通过所述旁路逻辑发送至所述数据选择器的第二输入端；

S11：再次执行上述步骤S7～S10，直至译码器接收到的由指令选择器发送来的所有指令均输出运算结果。

2.根据权利要求1所述的应用复合指令加快数据流结构中指令执行速度的方法，其特征在于，于步骤S2中，若指令为复合指令，则指令格式中的相应位置为“1”，若指令为非复合指令，则指令格式中相应位置为“0”。

3.根据权利要求1所述的应用复合指令加快数据流结构中指令执行速度的方法，其特征在于，于步骤S5中，所述复合指令列表包含的多个复合指令项目如下表：

4.根据权利要求1所述的应用复合指令加快数据流结构中指令执行速度的方法，其特征在于，于步骤S8中，所述旁路逻辑向所述数据选择器的第二端发送指令的同时发送一标志为1的有效位，所述数据选择器通过检查该有效位的标志是否为1来判断旁路逻辑是否发送来指令。

5.根据权利要求1所述的应用复合指令加快数据流结构中指令执行速度的方法，其特征在于，于步骤S8中，当指令为复合指令时，第一指令的操作码、所有源操作数、立即数参数、寄存器参数和目的指令0～N1均发送至所述运算部件，第二指令的操作码、立即数参数、寄存器参数和目的指令0～N2均发送至所述缓存单元。