[发明专利]一种膜层的掺杂方法、薄膜晶体管及其制作方法

说明书

本发明公开了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。膜层的掺杂方法包括：在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，第一区位于中间区，第三区位于边缘区，第二区位于第一区和第三区之间；在膜层上通过构图工艺依次形成第一阻挡层和第二阻挡层，第一阻挡层在膜层上的正投影区域覆盖第一区，第二阻挡层在膜层上的正投影区域覆盖第一区和第二区；采用与衬底基板垂直的离子束对膜层进行第一次掺杂，完成第三区的掺杂；将衬底基板沿平行于离子束的方向旋转预设角度，使得第二阻挡层不遮挡第二区，采用离子束对膜层进行第二次掺杂，完成第二区的掺杂。

技术领域

本发明涉及显示技术领域，尤其涉及一种膜层的掺杂方法、薄膜晶体管及其制作方法。

背景技术

现有技术的液晶显示器(Liquid Crystal Display，LCD)、有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)背板技术以及半导体器件工艺制程中，一般需要对半导体层进行多次不同离子、不同剂量的掺杂，以改善其薄膜晶体管(Thin Film Transistor，TFT)电学特性。

如图1所示，现有技术的顶栅型薄膜晶体管包括依次位于衬底基板10上的遮光层12、缓冲层11、半导体有源层13、绝缘层14、栅极15、以及源极和漏极(图中未示出)。半导体有源层13包括不需要掺杂区131、重掺杂区133和轻掺杂区132，不需要掺杂区131对应半导体有源层13的沟道区，重掺杂区133和轻掺杂区132对应半导体有源层13的欧姆接触区，轻掺杂区132即轻掺杂漏结构(Lightly Doped Drain，LDD)，作用是减弱漏区电场，防止热电子退化效应。

如图1所示，在对半导体有源层13进行掺杂时，首先，在栅极15上覆盖一层光刻胶层16，光刻胶层16在衬底基板10上的正投影区域覆盖半导体有源层13的不需要掺杂区131和轻掺杂区132；接着，采用离子束对半导体有源层13的重掺杂区133进行较大剂量的掺杂，离子束的方向与衬底基板10垂直(如图中箭头所示的方向)，形成了半导体有源层13的重掺杂区133；接着，需要采用离子束对半导体有源层13的轻掺杂区132进行较小剂量的掺杂，此时由于光刻胶层16覆盖了轻掺杂区132而对掺杂离子起到了阻挡作用，因此需要去除该部分的光刻胶层，即去除图中虚线框内的光刻胶层，去除之后再进行较小剂量的掺杂，形成半导体有源层13的轻掺杂区132。

综上所述，现有技术不同剂量掺杂时需要通过曝光及刻蚀工艺去除部分光刻胶层(如去除图1中虚线框内的光刻胶层)，不仅工艺繁琐，各项参数控制难度较大，如：灰化(Ashing)的参数控制较难，导致轻掺杂区长度不能有效定义，影响漏电流等关键电学特性参数。并且在去除光刻胶的剥离工艺中容易产生光刻胶残留，进而引发后段工艺的多种不良，不仅降低了良率，也降低了产能。

发明内容

有鉴于此，本发明实施例提供了一种膜层的掺杂方法、薄膜晶体管及其制作方法，用以简化工艺流程，提高产能，提升产品良率。

本发明实施例提供的一种膜层的掺杂方法，包括：

在衬底基板上通过构图工艺制作一层待掺杂的膜层，该膜层包括第一区、第二区和第三区，所述第一区位于该膜层的中间区域，所述第三区位于该膜层的边缘区域，所述第二区位于所述第一区和所述第三区之间；

在所述膜层上通过构图工艺依次形成用于阻挡离子束的第一阻挡层和第二阻挡层，所述第一阻挡层在所述膜层上的正投影区域覆盖所述第一区，所述第二阻挡层在所述膜层上的正投影区域覆盖所述第一区和所述第二区；

采用与所述衬底基板垂直的离子束对所述膜层进行第一次掺杂，完成所述第三区的掺杂；