[发明专利]一种晶体管结构及其制备方法在审
申请号: | 201710359158.1 | 申请日: | 2017-05-19 |
公开(公告)号: | CN107104103A | 公开(公告)日: | 2017-08-29 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L27/108 | 分类号: | H01L27/108;H01L21/8242 |
代理公司: | 上海光华专利事务所31219 | 代理人: | 余明伟 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 晶体管 结构 及其 制备 方法 | ||
1.一种晶体管结构的制备方法,其特征在于,包括如下步骤:
1)提供一衬底,于所述衬底内形成沟槽结构;
2)形成介电层于所述沟槽结构的底部及侧壁;以及
3)形成双导电层结构于所述介电层表面,所述双导电层结构包括形成于所述介电层底部及局部侧壁的第一导电层以及第二导电层,所述第二导电层包含结合于所述第一导电层内的填充部及位于所述填充部上的凸起部,其中所述第一导电层的顶端低于所述衬底的上表面,所述凸起部的顶部高于所述第一导电层的顶端且低于所述衬底的上表面。
2.根据权利要求1所述的晶体管结构的制备方法,其特征在于,步骤3)中,所述第一导电层的材料与所述第二导电层的材料不同,且所述第一导电层的电阻值大于所述第二导电层的电阻值;步骤3)中所形成的所述凸起部的高度占所述第二导电层高度的0.01%~50%;步骤3)中,所述凸起部的顶部相对于所述第一导电层的顶端的高度范围为0.01~50nm。
3.根据权利要求1所述的晶体管结构的制备方法,其特征在于,步骤1)包括:
1-1)形成具有窗口的表面绝缘层于所述衬底上,其中,所述窗口与所述沟槽结构对应;
1-2)基于所述窗口刻蚀所述衬底以形成所述沟槽结构;
步骤3)中,形成所述双导电层结构的步骤包括:
3-1)形成第一导电材料层于所述介电层的底部、所述介电层的侧壁、所述窗口的侧壁以及所述窗口两侧的所述表面绝缘层上;
3-2)形成第二导电材料层于所述第一导电材料层上,所述第二导电材料层填充满所述沟槽结构以及所述窗口,并延伸覆盖所述表面绝缘层上的所述第一导电材料层;以及
3-3)对所述第一导电材料层及第二导电材料层进行刻蚀,以形成所述第一导电层及所述第二导电层。
4.根据权利要求3所述的晶体管结构的制备方法,其特征在于,步骤3-3)中,所述刻蚀包括:
第一次刻蚀:对所述第一导电材料层及所述第二导电材料层进行所述第一次刻蚀,使所述第一导电材料层的刻蚀深度大于所述第二导电材料层的刻蚀深度,以使部分所述第二导电材料层凸出于所述第一导电材料层上方。
5.根据权利要求4所述的晶体管结构的制备方法,其特征在于,步骤3-3)中,所述刻蚀还包括:
第二次刻蚀:对凸出于所述第一导电材料层上方的所述第二导电材料层进行所述第二次刻蚀,以得到截面形状为多边形、圆形、半圆形或椭球型的所述凸起部。
6.根据权利要求3所述的晶体管结构的制备方法,其特征在于,步骤3-3)中,所述刻蚀包括:
第一次刻蚀:对所述第一导电材料层及所述第二导电材料层进行相同深度的刻蚀;以及
第二次刻蚀:对所述第一次刻蚀后的结构继续进行所述第二次刻蚀,使所述第一导电材料层刻蚀一预设深度以形成所述第一导电层,同时使所述第二导电材料层刻蚀形成所述第二导电层,所述第二导电层的所述凸起部的截面形状为多边形、圆形、半圆形或椭球型。
7.根据权利要求3所述的晶体管结构的制备方法,其特征在于,步骤3-3)中,所述刻蚀的刻蚀气体包括六氟化硫(SF6)、氯气(Cl2)及氩气(Ar)中的任意两种或三种组合,所述刻蚀的刻蚀时间为60~250s,所述刻蚀的刻蚀气体中,六氟化硫的流量为0~150毫升/分钟(sccm),氯气的流量为0~250毫升/分钟,氩气的流量为0~400毫升/分钟;步骤3-3)中,通过调整不同刻蚀气体的流量比例以刻蚀出所述双导电层结构,或者通过循环交替的通入不同的刻蚀气体以刻蚀出所述双导电层结构。
8.根据权利要求1~7中任意一项所述的晶体管结构的制备方法,其特征在于,步骤3)后,还包括步骤:
4)填充绝缘材料于所述沟槽结构内,以形成填孔绝缘层,所述填孔绝缘层覆盖所述第一导电层的顶端以及所述第二导电层的顶部。
9.一种存储单元阵列的制备方法,其特征在于,包括以下步骤:
a)形成多个具有所述晶体管结构的存储单元,且各所述存储单元被配置为具有单元行及单元列的存储单元阵列,其中,所述晶体管结构采用如权利要求1所述的制备方法制备而得到,所述晶体管结构作为埋入式栅极字线;以及
b)连接一寻址线至所述单元行或所述单元列中的各所述存储单元的所述埋入式栅极字线,所述寻址线用于控制所述存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710359158.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的